本申请涉及芯片，尤其涉及一种用于优化数字逻辑电路布局的方法、设备及存储介质。
背景技术：
1、电子设计自动化（electronic design automation，eda）软件被广泛应用于芯片的设计。借助于各种eda软件，工程师可以方便地进行芯片的设计，例如架构设计和寄存器传输级（register-transfer level，rtl）代码设计、综合（synthesis）、可测性设计（designfor test，dft）、物理实现（physical development）以及签核（signoff）等。
2、在利用eda软件进行芯片设计的过程中，高质量的电路布局布线是芯片设计成功的先决条件， 而复杂耗时的布局规划是实现高质量布局布线的关键。现代工业界的布局方法需要工程师以手动方式或依靠经验规则进行布局布线，耗时且效果难以保证。同时，随着现代数字逻辑电路的规模越来越大，功能越来越复杂，用户对于电路的时序、功耗或者面积（performance power area，ppa）的要求越来越高，只有将芯片中的每个元件都放置在合适的位置，才能实现所需目标的时序、功耗或者面积。
3、因此，如何优化数字逻辑电路的布局是业界亟待解决的问题。
技术实现思路
1、有鉴于此，本申请的目的在于提出一种用于优化数字逻辑电路布局的方法、设备及存储介质，以解决或部分解决上述问题。
2、基于上述目的，本申请第一方面，提供了一种用于优化数字逻辑电路布局的方法，所述方法包括：将所述数字逻辑电路的布局图划分为多个单元格，每个单元格中包括多个元件；基于所述数字逻辑电路的当前布局和优化目标，确定所述单元格中待优化的元件，所述优化目标包括线长目标、拥塞目标或密度目标中的至少一个；基于所述单元格的布局特征，根据目标模型得到目标密度函数值；以及基于所述目标密度函数值，调整所述待优化的元件在所述单元格中的位置，以优化所述数字逻辑电路的布局。
3、本申请第二方面，提供了一种计算机设备，包括：
4、一个或者多个处理器、存储器；以及
5、一个或多个程序；
6、所述一个或多个程序被存储在所述存储器中，并且被所述一个或多个处理器执行，所述程序包括用于执行根据第一方面所述的方法的指令。
7、本申请第三方面，提供了一种包含计算机程序的非易失性计算机可读存储介质，当所述计算机程序被一个或多个处理器执行时，使得所述处理器执行根据第一方面所述的方法。
8、从上面所述可以看出，本申请提供的一种用于优化数字逻辑电路布局的方法、设备及存储介质，通过将数字逻辑电路的布局图划分为多个单元格，每个单元格中包括多个元件，基于数字逻辑电路的当前布局和优化目标，确定单元格中待优化的元件，优化目标包括线长目标、拥塞目标或密度目标中的至少一个，基于单元格的布局特征，根据目标模型得到目标密度函数值，基于目标密度函数值，调整待优化的元件在单元格中的位置，以优化数字逻辑电路的布局。通过本申请的方法，可以实现数字逻辑电路的自动布局优化，节省了人工时间和成本，更进一步地提升了芯片的性能。
1.一种用于优化数字逻辑电路布局的方法，其特征在于，所述方法包括：
2.如权利要求1所述的方法，其特征在于，所述基于所述单元格的布局特征，根据目标模型得到目标密度函数值进一步包括：
3.如权利要求1所述的方法，其特征在于，所述基于所述单元格的布局特征，根据目标模型得到目标密度函数值进一步包括：
4.如权利要求1所述的方法，其特征在于，所述基于所述单元格的布局特征，根据目标模型得到目标密度函数值进一步包括：
5.如权利要求1所述的方法，其特征在于，所述目标模型是通过以下方法训练得到的：
6.如权利要求1所述的方法，其特征在于，所述基于所述数字逻辑电路的当前布局和优化目标，确定所述单元格中待优化的元件进一步包括：
7.如权利要求6所述的方法，其特征在于，所述基于所述目标密度函数值，调整所述待优化的元件在所述单元格中的位置，以优化所述数字逻辑电路的布局进一步包括：
8.如权利要求1所述的方法，其特征在于，所述方法进一步包括：
9.如权利要求1所述的方法，其特征在于，所述基于所述单元格的布局特征，根据目标模型得到目标密度函数值进一步包括：
10. 一种计算机设备，包括：
11.一种包含计算机程序的非易失性计算机可读存储介质，其特征在于，当所述计算机程序被一个或多个处理器执行时，使得所述处理器执行根据权利要求1-9中任一项所述的方法。
