本公开涉及电子电路，具体地，涉及用于向电子设备的组件提供时钟信号的系统和方法。
背景技术：
1、几乎所有的数字逻辑设备都利用时钟信号来触发或控制这些设备中的电子组件的定时行为。例如，被提供给寄存器的时钟输入的时钟信号将致使寄存器将数据输入传播到数据输出。在低电平处，时钟信号(例如，在逻辑1与逻辑0之间交替的周期性数字逻辑信号)可致使一个或多个半导电设备(例如，寄存器中的晶体管)从导电状态切换到非导电状态，反之亦然。
2、在包括专用集成电路(asic)的设备中，asic可以被认为包括分立的功能单元或“块”，其中每个块中的寄存器与该块的本地时钟同步。块可以包括被配置为执行与块相关联的一个或多个功能的电路(包括可编程逻辑电路)。在所谓的同步电路设计中，两个或更多个块可以与单个“时钟域”中的相同的全局时钟同步。通过使块在时钟域内同步，同步电路能够避免使用多个独立的本地时钟而导致的共同问题—即，时钟漂移，其可能需要低效的重新缓冲(rebuffer)工作来校正。然而，通过同时向多个块提供相同的时钟信号，同步电路可经历不想要的高阶效应，例如由一次切换的大量晶体管引起的谐振电路噪声(“晶体管谐振”)。对于现代数字设备，这样的晶体管的数目可以是交错的(stagger)—对于一些设备大约是数十亿—并且所得到的谐振电路噪声可能变得相当显著。此外，这些不想要的效应可以随着时钟频率的增加而被放大。期望的是，利用维持同步时钟的优点同时避免它们可能引入的不想要的噪声的时钟方案。如本文所述，这可通过将时钟域划分成“相移时钟域”来实现，该“相移时钟域”异步地交换数据但是与从共同的参考时钟导出的“相移时钟”同步。
技术实现思路
1、公开了用于在数字设备中提供时钟信号的系统和方法。在一些示例中，公开了一种电子设备，其包括被配置为以频率工作的第一时钟。电子设备中的第一电路被配置为与第一时钟同步。第二电路被配置为基于第一时钟来确定第二时钟。第二时钟被配置为以第一时钟的频率工作，并且还被配置为以相对于第一时钟的相移来工作。第三电路被配置为与第二时钟同步。
1.一种电子设备，包括：
2.根据权利要求1所述的电子设备，其中，所述多个时钟候选中的每个时钟候选被配置为以所述第一时钟的频率工作。
3.根据权利要求1所述的电子设备，其中，所述第二时钟被选择为所述多个时钟候选中具有最接近180度的相应相移的时钟候选。
4.根据权利要求1所述的电子设备，其中，所述第二时钟被选择以减小所述电子设备的晶体管谐振。
5.根据权利要求1所述的电子设备，其中，所述电子设备包括asic，所述第一电路包括所述asic中的第一功能块，所述第二电路包括延迟锁定环，以及所述第三电路包括所述asic中的第二功能块。
6.根据权利要求1所述的电子设备，还包括存储器，其中：
7.根据权利要求1所述的电子设备，还包括：数据总线，其被电耦合在所述第一电路与所述第三电路之间，其中，所述第一电路还被配置为经由所述数据总线将数据传输到所述第三电路。
8.根据权利要求7所述的电子设备，其中：
9.一种方法，包括：在包括第一电路、第二电路和第三电路的电子设备处，
10.根据权利要求9所述的方法，其中，所述多个时钟候选中的每个时钟候选以所述第一时钟的频率工作。
