本发明涉及半导体，特别是涉及一种sso噪声改善电路。
背景技术：
1、sso(simultaneously switching outputs，同时开关输出，表示一定数量的i/o缓冲器同时以相同的方向切换)噪声是影响i/o电路正常工作的重要因素之一，sso噪声的产生如图1所示，芯片单个引脚的封装的等效模型如图中键合线所示，包括封装带来的寄生电容、寄生电阻和寄生电感。当i/o pin(端口)产生逻辑翻转的时候，i/o输出模块的驱动管打开，有一定的电流通过键合线电感流过电源/地，在寄生电感两端产生一个电压差v＝l(di/dt)，且翻转的i/o数量越多，电流叠加使电压差越大，使芯片的电源/地与外部的vddh/vssh不同，导致i/o的电源抖动，即sso噪声。当噪声严重时，电位识别会出现错误，导致电路逻辑出错。
2、比如，当i/o pin由1翻转到0时，负载电容放电，电流通过键合线电感流到外部的地上，使i/o的地与外部地vssh产生电压差，当地的抖动较大，超出vil时电路中的低电平会被认为是高电平，电路逻辑出现错误，如图2所示，i/o输入模块的输出信号y出现毛刺。
3、为解决上述问题，需要提出一种新型的sso噪声改善电路。
技术实现思路
1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种sso噪声改善电路，用于解决现有技术中sso噪声严重时，电位识别会出现错误，导致电路逻辑出错的问题。
2、为实现上述目的及其他相关目的，本发明提供一种sso噪声改善电路，包括：
3、i/o输入模块和i/o输出模块；
4、理想电源端，其分别通过第一、二键合线与所述i/o输入模块和所述i/o输出模块的电源电连接；
5、i/o端口，其通过第三键合线与所述i/o输出模块电连接；
6、理想接地端，其分别通过第四、五键合线与所述i/o输入模块和所述i/o输出模块的地电连接；
7、当电路工作时，所述i/o输入模块的电源/地电压不受所述i/o输出模块中驱动管翻转造成的大于目标值的sso噪声影响，所述i/o输入模块电路中的逻辑管电流小于预设值，使得所述i/o输入模块的电源抖动基本被抑制。
8、优选地，所述理想电源端用于提供电源电压vddh。
9、优选地，所述理想接地端用于提供接地电压vssh。
10、优选地，所述第一至五键合线包括封装带来的寄生电容、寄生电阻和寄生电感。
11、优选地，当所述i/o端口产生逻辑翻转的时候，所述i/o输出模块的驱动管打开。
12、如上所述，本发明的sso噪声改善电路，具有以下有益效果：
13、本发明当电路工作时，理想电源端和理想接地端经过键合线之后接入i/o输入模块的电压不受i/o输出模块中驱动管翻转造成的大于目标值的sso噪声影响，i/o输入模块电路中的逻辑管电流小于预设值，使得i/o输入模块的电源抖动基本被抑制。
1.一种sso噪声改善电路，其特征在于，至少包括：
2.根据权利要求1所述的sso噪声改善电路，其特征在于：所述理想电源端用于提供电源电压vddh。
3.根据权利要求1所述的sso噪声改善电路，其特征在于：所述理想接地端用于提供接地电压vssh。
4.根据权利要求1所述的sso噪声改善电路，其特征在于：所述第一至五键合线包括封装带来的寄生电容、寄生电阻和寄生电感。
5.根据权利要求1所述的sso噪声改善电路，其特征在于：当所述i/o端口产生逻辑翻转的时候，所述i/o输出模块的驱动管打开。
