本公开属于基于spad的像素领域，并且具体地涉及用于图像传感器的包括多个基于spad的像素的宏像素。
背景技术：
1、基于单光子雪崩检测器（spad）的传感器通常可以在各种应用（包括例如lidar、飞行时间（tof）和3d成像应用）中实现。
2、spad的特性和操作可能受到用于实现spad的底层半导体技术的影响、以及用于控制和感测spad操作并且记录spad事件（例如，光子撞击）的关联电路的影响。例如，基于spad的器件的动态范围、空间分辨率、信噪比和/或比特计数可能至少部分地取决于制造spad的底层半导体技术节点和/或相关联的测量和存储电路。
3、在一些示例中，读出和/或存储spad的状态所需的电路可能实质上影响基于spad的器件的尺寸、成本、功耗和总体性能。
4、在诸如图像感测之类的应用中使用基于spad的像素在一定程度上已经受到基于spad的像素及其操作的这种特性的限制。
5、例如，使用基于spad的像素来实现具有成本效益的图像传感器（其中，基于spad的图像传感器具有与已知的百万像素cmos图像传感器相当的性能）将需要实现展现高光子计数动态范围但占用空间足够小以确保足够低的功耗和商业可行性的基于spad的像素，其中，所述商业可行性可能在很大程度上与适合于移动电池供电的应用的低z高度嵌入式相机的标准光学镜头格式的百万像素的数量相关。
6、实现满足这种严格的尺寸、功率和性能要求的电路可能所需的半导体技术节点（例如，亚30纳米节点）可能非常昂贵。因此，基于spad的图像传感器实现的设计可能需要在空间分辨率、时间分辨率、位计数、功率要求和/或信噪比方面做出次优折衷。
7、具体地，用于对spad事件进行计数的计数器的实现可能实质上影响基于spad的光子计数图像传感器的尺寸、功率和性能。
8、已知的计数器解决方案可以包括数字位计数器或模拟位计数器。
9、数字位计数器通常将n个触发器用于n位计数器，并且尽管工艺扩展到先进的cmos制造节点（例如，亚30纳米节点），但这种计数器可能由于其大的晶体管计数而仍然占用相当大的面积，从而限制了使用这种数字位计数器实现的任何图像阵列的间距、因而限制了其分辨率。
10、一种备选方法是使用模拟计数器，其可以有益地缩小像素间距并降低功率。然而，这种模拟计数器可能容易出现电流泄漏、失配误差、制造工艺变化，并且不容易在不同的cmos技术节点之间移植。
11、因此，期望提供一种适合于在百万像素图像感测应用中实现的高度集成的基于spad的传感器。此外，期望这种基于spad的传感器适合于在具有成本效益的半导体工艺节点中的制造，同时仍然提供足够的动态范围、空间分辨率和信噪比，以与已知的cmos百万像素成像器相竞争。期望主要使用数字电路来实现这种基于spad的传感器，以避免上述模拟解决方案的缺点。此外，高度期望这种基于spad的传感器满足严格的低功耗要求。
12、因此，本公开的至少一个方面的至少一个实施例的目的在于消除或者至少减轻现有技术的上述缺点中的至少一个。
技术实现思路
1、本公开属于基于spad的像素领域，并且具体地涉及用于图像传感器的包括多个基于spad的像素的宏像素。
2、根据本公开的第一方面，提供了一种宏像素，其包括多个像素，每个像素包括单光子雪崩二极管（spad）。该宏像素还包括存储器，该存储器被配置为存储：多个计数，每个计数与多个像素中的像素相关联；以及多个饱和位，每个饱和位与多个计数中的计数相关联。该宏像素还包括饱和检测电路，该饱和检测电路被配置为基于相应饱和位的状态来选通每个spad的再充电。
3、术语“宏像素”将被理解为指代包括多个像素（例如，两个或更多个像素）的光学器件。
4、术语“像素”将被理解为指代基于spad的像素，例如spad以及与该spad相关联的电路。如下面更详细描述的，例如，这种关联电路可以包括用于采样并保持电压电平的电路、用于使spad复位的电路、用于猝灭spad的电路等。
5、术语“单光子雪崩二极管”将被理解为仅指代物理spad器件本身，并且不包括能够共同形成如上所述的基于spad的像素的附加电路。
6、术语“计数”将被理解为指代值，例如可以与相关联的计数器电路一起用于实现计数器的值。计数可以是由关联电路递增、递减或以其他方式推进到下一个已知状态的值。在另外的示例中，并且如下面更详细描述的，计数可以是被顺序地递增、递减或调整为已定义数量的已知状态之一的值。
7、在非限制性示例中，计数可以对应于存储器中存储的字。
8、有利地，与硬件计数器（例如，在现有技术像素中能够实现的基于触发器的二进制计数器）相比，使用存储器（例如，sram或dram存储器单元）可以减少宏像素的总占用空间和功耗。即，基于存储器的宏像素的总晶体管计数可以实质上少于与基于硬件计数器的宏像素相关联的晶体管计数，从而有助于降低功耗和尺寸。在又另一示例中，可以实现其他ram类型，例如相变ram（pcram）、同步动态ram（sdram）、自旋转移力矩磁ram（stt-mram）等。
9、有利地，如下面更详细描述的，通过基于相应饱和位的状态来选通每个spad的再充电，可以基本上降低宏像素的功耗。
10、有利地，存储器和饱和度检测电路是完全数字化的并且适合于在紧凑型宏像素中实现，其中，数字电路可以最佳地堆叠在像素的spad下方。
11、有利地，下面更详细描述的全数字解决方案能够实现不需要模数电路的宏像素（在现有技术像素中可能实现的是需要模数电路的宏像素）。
12、有利地，所公开的宏像素可以使用紧凑尺寸的低功率数字像素（其适合于在低成本半导体制造技术节点中实现）来实现具有高动态范围的光学感测。即，所公开的宏像素避免了转向日益先进的半导体制造技术节点来实现满足严格的低功耗和性能要求的像素的需要，从而最小化成本和设计周期时间。
13、饱和检测电路可以被配置为：当相应饱和位指示相关联的计数已经饱和时，选通每个spad的再充电。
14、饱和检测电路可以被配置为：当相应饱和位指示相关联的计数已经达到阈值时，选通每个spad的再充电。
15、有利地，在与spad相关联的计数已经饱和或达到阈值之后，可以通过选通每个spad的再充电来降低功耗。
16、在实施例中，计数的饱和可以对应于达到最大值的计数的值。
17、在实施例中，计数的饱和可以对应于滚动或返回到初始值的计数的值。
18、在实施例中，计数的饱和可以对应于顺序经过所有可能的状态的计数的值。
19、在实施例中，阈值可以是用户可编程的。
20、当多个像素中的一个或多个像素中的一个或多个spad的再充电被选通时，相关联的一个或多个计数可以用于指示自相应饱和位指示该计数已饱和和/或达到阈值以来的时间。
21、即，在实施例中，可以对刷新周期（例如，如果spad尚未饱和则将对其进行再充电的周期）的数量进行计数。有利地，如下面更详细描述的，即使在spad的再充电的选通之后，对刷新周期的这种扩展计数也可以用于有效地扩展像素的动态范围。
22、当多个像素中的一个或多个像素中的一个或多个spad的再充电没有被选通时，相关联的一个或多个计数可以用于指示检测到的光子的数量。
23、有利地，每个计数可以对应于关联像素的光子计数。将理解，“检测到的光子的数量”可以对应于spad事件的数量（例如，雪崩电流触发事件的数量），而不是入射在spad上的光子的确切数量。
24、可以在时间复用基础上提供每个像素对存储器的存取。
25、当spad的再充电没有被选通时，可以在时间复用基础上对每个spad进行再充电。
26、有利地，可以通过实现时间复用来显著降低功耗。此外，可以最小化逻辑量（例如，晶体管计数），如下面参考附图更详细描述的。
27、在实施例中，以相对较低的占空比、实现必要信噪比所需的最短时间持续时间，使用每个spad的高增益模式（例如，spad被再充电至适合于检测光子撞击的盖革模式（geigermode）的模式）。
28、时间复用基础可以是循环基础。
29、即，在使用中，每个spad可以被再充电和/或存储在存储器中的每个计数可以被存取平均为基本上相等的次数。
30、选通每个spad的再充电可以包括：配置相应像素中的至少一个晶体管，以将该spad保持在亚盖革模式（sub-geiger mode）。
31、亚盖革模式将被理解为是相应spad被偏置为低于其反向偏置击穿电压的模式。
32、有利地，将spad保持在不足以实现盖革模式击穿的电压下（例如，低于其反向偏置击穿电压）可以降低spad的功耗，并且可以延长spad的寿命。例如，与钉扎光电二极管相比，spad的功耗可能相对较高，因为光子撞击之后的雪崩倍增过程可能消耗相对较大的电荷。通过将spad保持低于反向偏置击穿电压，可以避免雪崩倍增过程。
33、每个像素可以包括至少一个晶体管，该晶体管可被配置为在相应spad在盖革模式下发生偏置时将该spad保持在高阻抗状态。
34、在实施例中，可以周期性地复位每个spad，其中，在复位之后，spad可以在处于高阻抗状态时保持盖革模式，从而有利地降低总功耗。
35、宏像素可以被配置为使得：当光子触发spad时，spad将其内部电容放电，从而使spad的过大偏置电压低于击穿电压。
36、有利地，当发生雪崩事件触发光子撞击时（例如，光子被吸收以产生触发雪崩事件的电子-空穴对），相应spad可以将其自己的电容放电，从而将过大偏置降至击穿水平以下（例如，进入亚盖革模式），有效地实现自猝灭。
37、每个像素可以包括再充电晶体管，该再充电晶体管可以被配置为将相应spad再充电至盖革模式。
38、每个像素可以包括采样和保持电路，用于采样并保持与相应spad的状态相对应的电压。
39、有利地，在实施例中，上述像素（其可以实现可被配置为在相应spad在盖革模式下发生偏置时将该spad保持在高阻抗状态的晶体管、以及用于采样并保持与相应spad的状态相对应的电压的采样和保持电路两者）可以在紧凑的区域中有效地实现动态d型采样器。
40、宏像素可以包括共享的存储器递增或递减电路。宏像素可以包括时间复用的存储器递增或递减电路。宏像素可以包括共享的且时间复用的存储器递增或递减电路，其被配置为分别递增或递减多个计数中的每个计数。
41、即，如下面更详细描述的，共享的递增或递减电路可以被配置为以时间复用的方式选择性地递增或递减或者以其他方式推进每个存储的计数。有利地，可以通过计数之间的共享程度（例如，通过共享存储器递增或递减电路的计数量）来实质上最小化与计数的递增/递减/推进以及任何关联饱和检测相关的电路的每个spad的有效面积。
42、此外，共享电路的时间复用也可以有助于降低功耗。即，共享电路可以在时间复用的基础上与多个计数中的每个计数相关联，例如，每个计数具有专用的时隙，从而避免所述电路的重复。
43、在示例实施例中，这种时间复用可以基于循环。然而，本公开不限于这种实施例，并且可以实施其他调度方法。
44、每个计数可以对应于二进制计数器的值。
45、即，在示例中，如下面参考所公开的实施例更详细描述的，共享的递增或递减电路可以被配置为使用二进制算术选择性地递增或递减每个存储的计数。
46、在示例实施例中，这种共享的递增或递减电路可以被实现为全加器电路链。
47、每个计数可以对应于表示线性反馈移位寄存器（lfsr）的状态的值。
48、即，在示例中，如下面参考所公开的实施例更详细描述的，共享的递增或递减电路可以被配置为选择性地将每个存储的计数推进到lfsr的下一个状态。
49、在实施例中，即使在考虑任何lfsr到二进制解码电路的实现时，每个lfsr也可能需要xor反馈和移位操作，与二进制计数器实现相比，这可以减少总晶体管数量。
50、有利地，与二进制计数器相比，lfsr可以实质上更小，并且可以消耗更少的功率和/或电路面积。
51、此外，lfsr可以减少对更高级别的时间复用共享存取存储器的需求，这可以提高存储器对每个spad的可用性，从而有利地增加宏像素的动态范围。
52、尽管本文描述了二进制计数器和lfsr的示例，但将理解，本公开不限于这种特定实施例，并且可以实施能够递增和/或递减计数和/或推进代码或状态的备选或附加电路的实施例。
53、宏像素可以包括处理电路，该处理电路被配置为在帧时间的末尾处读出每个计数和每个关联饱和位。
54、在实施例中，可以通过“滚动快门”技术（例如，逐行读出存储器）来实现读出。
55、处理电路可以被配置为：通过至少在与该像素相关联的多个存储器单元相对应的多个周期内对相应像素进行时钟控制来读出每个计数，同时保持相应像素处于复位状态。
56、有利地，这可以允许读出存储器中的每个计数和饱和位（例如，存储器中的每个行），同时也使存储器复位。
57、处理电路可以附加地被配置为读出与每个计数相关联的饱和位。
58、有利地，处理电路可以使用饱和位来实现扩展的计数动态范围扩展方案。
59、即，在基于lfsr实现的示例实施例中，饱和检测电路可以检测到与像素相关联的lfsr代码的全零状态的计数，从而指示lfsr代码已经对所有可能的状态进行计数并且将“绕回”，例如饱和。
60、类似地，在基于二进制计数的示例实施例中，饱和检测电路可以检测到与像素相关联的二进制代码的全一状态的计数，从而指示二进制计数已经对所有可能的状态进行计数并且将“绕回”，例如饱和。
61、当发生这种情况时，可以为相应像素设置饱和位，其指示相应spad已经达到其lfsr或二进制计数器的饱和。
62、如上所述，饱和位可以用于控制相应spad的再充电。这样，相应spad不会再次复位为低电平，因此可以保持高电平状态，例如触发状态。
63、这进而可能导致存储的计数（例如，二进制计数或lfsr代码）在每个刷新周期上进一步递增或递减。
64、然而，处理电路可以使用饱和位来确定自设置饱和位以来存储的计数表示“自饱和以来的时间”。这样，也可以递增像素的动态范围，而不出现信噪比的显著下降。
65、即，当与相应计数相关联的饱和位被设置时并且当相关联的spad的再充电被选通时，处理电路可以被配置为使用相应计数作为自该饱和位被设置以来的循环刷新周期的指示。
66、存储器可以包括静态随机存取存储器（sram）单元的阵列。
67、有利地，基于sram的实现可以表示与基于触发器或逻辑的计数器实现相比相对较高密度的存储器与低功耗（例如，没有可以与dram相关联的刷新周期）之间的折衷。
68、存储器可以包括动态随机存取存储器（dram）单元的阵列。
69、有利地，dram可以表示极高密度的存储器，例如每个存储器单元具有少至三个晶体管，从而能够实现高度紧凑且集成的宏像素。
70、宏像素可以包括用于刷新dram单元的刷新电路。
71、有利地，可以刷新dram而不影响存储的计数。
72、如果尚未触发相应spad，则刷新电路可以被配置为将计数递增零。
73、刷新电路可以被配置为将预定数量的额外刷新周期添加到计数中，以供处理电路进行后续减法。
74、有利地，可以通过以已知方式影响存储的计数来刷新dram。
75、宏像素可以形成为单片器件。
76、在示例中，宏像素可以在cmos工艺中形成。
77、存储器可以形成在基板的区域中。多个像素可以直接形成在存储器上方。多个spad可以直接形成在存储器上方。
78、有利地，上述宏像素（并且具体地，上述宏像素的存储器和/或电路）可以足够紧凑以使得spad阵列或基于spad的像素的阵列可以直接形成在存储器和/或电路上方。
79、根据本公开的第二方面，提供了一种图像传感器，其包括根据第一方面的宏像素阵列。
80、有利地，使用spad而不是钉扎光电二极管（其通常可能在cmos图像传感器中使用）来实现图像传感器，可以使传感器表现出极高的动态范围和灵敏度。
81、在实施例中，宏像素阵列可以用于实现“百万像素阵列”，例如包括数十万或数百万像素的阵列。
82、根据本公开的第三方面，提供了一种接近传感器或飞行时间传感器，其包括至少一个根据第一方面的宏像素。
83、有利地，上述时间复用操作模式（例如，其中每个spad可以以循环方式进行复位）可以使能距离测量的实现。
84、例如，在宏像素包括n个spad并且假设每个spad在n分之一周期内保持复位状态的实施例中，可以假设落在第i个spad的复位窗口中的激光脉冲返回将在距离范围的i/n和i+1/n之间的距离内没有信号。因此，处理电路可以执行间接飞行时间类型的距离计算。
85、上述说明内容仅旨在是示例性的而非限制性的。本公开包括单独或各种组合的一个或多个相应的方面、实施例或特征，无论是否在该组合中或单独地具体说明（包括要求保护）。应当理解，上面根据本公开的任何方面定义的特征或者下面与本公开的任何具体实施例相关的特征可以单独地或与任何其他定义的特征组合地在任何其他方面或实施例中使用，或者形成本公开的另一方面或实施例。
1.一种宏像素，包括：
2.根据权利要求1所述的宏像素，其中，所述饱和检测电路被配置为：当所述相应饱和位指示相关联的计数已经饱和时，选通每个spad的再充电。
3.根据权利要求1或2所述的宏像素，其中，当所述多个像素中的一个或多个像素中的一个或多个spad的再充电被选通时，相关联的一个或多个计数用于指示自所述相应饱和位指示所述计数饱和以来的时间。
4.根据权利要求3所述的宏像素，其中，当所述多个像素中的一个或多个像素中的一个或多个spad的再充电没有被选通时，相关联的一个或多个计数用于指示检测到的光子的数量。
5.根据任一前述权利要求所述的宏像素，其中，在时间复用基础上提供每个像素对所述存储器的存取。
6.根据任一前述权利要求所述的宏像素，其中，当所述spad的再充电没有被选通时，在时间复用基础上对每个spad进行再充电。
7.根据权利要求5和6所述的宏像素，其中，所述时间复用基础是循环基础。
8.根据任一前述权利要求所述的宏像素，其中，选通每个spad的再充电包括：配置所述相应像素中的至少一个晶体管以将所述spad保持在亚盖革模式。
9.根据任一前述权利要求所述的宏像素，其中，每个像素包括至少一个晶体管，所述至少一个晶体管可被配置为在相应spad在盖革模式下发生偏置时将所述spad保持在高阻抗状态。
10.根据任一前述权利要求所述的宏像素，被配置为使得当光子触发spad时，所述spad将其内部电容放电，从而使所述spad的过大偏置电压低于击穿电压。
11.根据任一前述权利要求所述的宏像素，其中，每个像素包括：
12.根据任一前述权利要求所述的宏像素，包括共享和时间复用的存储器递增或递减电路，所述共享和时间复用的存储器递增或递减电路被配置为递增或递减所述多个计数中的每个计数。
13.根据任一前述权利要求所述的宏像素，其中，每个计数对应于二进制计数器的值。
14.根据权利要求1至12中任一项所述的宏像素，其中，每个计数对应于表示线性反馈移位寄存器lfsr的状态的值。
15.根据任一前述权利要求所述的宏像素，包括处理电路，所述处理电路被配置为在帧时间的末尾处读出每个计数和每个关联饱和位。
16.根据权利要求15所述的宏像素，其中，所述处理电路被配置为：通过至少在与所述像素相关联的多个存储器单元相对应的多个周期内对所述相应像素进行时钟控制来读出每个计数，同时保持所述相应像素处于复位状态。
17.根据权利要求16所述的宏像素，其中，所述处理电路附加地被配置为读出与每个计数相关联的饱和位。
18.根据权利要求15或16所述的宏像素，其中，当与相应计数相关联的饱和位被设置时并且当相关联的spad的再充电被选通时，所述处理电路被配置为使用所述相应计数作为自所述饱和位被设置以来的循环刷新周期的指示。
19.根据任一前述权利要求所述的宏像素，其中，所述存储器包括静态随机存取存储器sram单元阵列。
20.根据权利要求1至18中任一项所述的宏像素，其中，所述存储器包括动态随机存取存储器dram单元的阵列。
21.根据权利要求20所述的宏像素，包括用于刷新所述dram单元的刷新电路，其中，所述刷新电路被配置为：
22.根据任一前述权利要求所述的宏像素，形成为单片器件。
23.根据任一前述权利要求所述的宏像素，其中：
24.一种图像传感器，包括根据权利要求1至23中的任一项所述的宏像素的阵列。
25.一种接近传感器或飞行时间传感器，包括至少一个根据权利要求1至23中任一项所述的宏像素。
