本实用新型涉及的是宽带数字测频模块，具体涉及运用于电子对抗设备的测频接收机的宽带数字测频模块。
背景技术：
电子对抗技术主要分为电子侦察和电子干扰。其中电子侦察主要目的是测量敌方雷达信号参数和敌方雷达的位置，进而得到雷达的功能和性能。在现代复杂的电磁环境下，为了有效的干扰，必须先对信号进行分选和威胁识别，而信号频率是信号分选和威胁识别的主要因素之一。因此信号频率测量是电子对抗设备的主要性能之一。测频模块也是电子对抗设备的核心组成部分。
现有技术中，测频模块较为常见的为模拟瞬时测频模块，其组成简单、技术成熟，模块化程度高、体积小、成本较低廉，但工作灵敏度不高，同时到达信号适应能力较差，延迟线精度易受温度变化影响，导致通道出错或测频精度下降(其测频范围由最短延迟线通道决定，测频精度由最长延迟线通道决定)。
技术实现要素：
本实用新型提出的是宽带数字测频模块，其目的旨在克服现有技术存在的上述不足，采用数字瞬时测频技术，实现在3ghz～5ghz频率范围内对侦收的雷达信号进行快速测频，并输出频率、保宽脉冲等相关信息，满足快速引导干扰设备进行干扰的需求。
本实用新型的技术解决方案：宽带数字测频模块，其结构包括射频处理电路、中频处理电路、检波电路和供电电路，
所述的射频处理电路用于接收3ghz～5ghz射频信号信号，进行放大、32分频放大、滤波后，输出至中频处理电路处理，
所述的中频处理电路用于接收射频处理电路输出的中频信号，进行ad采样，中频采样信号在fpga进行数字下变频、并行差分复乘、多点平均滤波处理后，输出cmos电平频率码，通过驱动器转换成5vttl电平后，并行输出11bit频率码，最后11bit频率码经过匹配第二差分转换芯片转换差分ttl电平输出，
所述的检波电路用于对接收的3～5ghz射频信号进行检波处理，输出检波脉冲，判断测频模块输入信号功率是否低于接收灵敏度，
所述的供电电路用于接入外部输入的dc24v直流电压，通过dc/dc转换电路及低压差线性稳压器ldo为射频处理电路、中频处理电路及检波电路提供低纹波低电压直流电源。
优选的，所述的射频处理电路包括依次连接的限幅低噪声放大器、3ghz～5ghz带通滤波器、功分器、增益放大器、5ghz低通滤波器、四分频器、1.2ghz低通滤波器、八分频器和160mhz低通滤波器，限幅低噪声放大器连接射频信号输入，功分器还与检波电路连接，160mhz低通滤波器连接中频处理电路。
优选的，所述的检波电路包括依次连接的检波器、高速比较器和第一差分转换芯片，检波器连接功分器，第一差分转换芯片输出检波信号。
优选的，所述的中频处理电路包括依次连接的adc芯片、fpga、电平转换电路和第二差分转换芯片，fpga和adc芯片还连接时钟产生器，adc芯片连接160mhz低通滤波器，第二差分转换芯片输出测频信号。
优选的，所述的第一差分转换芯片、第二差分转换芯片都为am26c31差分转换芯片。
本实用新型的优点：结构设计合理，由常规的模拟测频技术改进为数字测频技术，相位延时由模拟延迟线技术改进为数字域延迟技术，根据测频算法原理和matlab仿真，在实际工程应用中配合使用verilog语言在fpga中实现瞬时测频算法。实现在3ghz～5ghz频率范围内对侦收的雷达信号进行快速测频，并输出频率、保宽脉冲等相关信息，满足快速引导干扰设备进行干扰的需求。
附图说明
图1是本实用新型宽带数字测频模块的结构框图。
图2是本实用新型宽带数字测频模块的工作原理框图。
图3是图2中射频处理电路一种实施例原理图。
图4是图2中中频处理电路一种实施例原理图。
图5是图2中fpga一种实施例结构框图。
图6是图2中中频处理电路一种实施例测频原理框图。
具体实施方式
下面结合实施例和具体实施方式对本实用新型作进一步详细的说明。
如图1、2所示，宽带数字测频模块，其结构包括射频处理电路、中频处理电路、检波电路和供电电路，
所述的射频处理电路用于接收3ghz～5ghz射频信号信号，进行放大、32分频放大、滤波后，输出至中频处理电路处理，
所述的中频处理电路用于接收射频处理电路输出的中频信号，进行ad采样，中频采样信号在fpga进行数字下变频、并行差分复乘、多点平均滤波处理后，输出cmos电平频率码，通过驱动器转换成5vttl电平后，并行输出11bit频率码，最后11bit频率码经过匹配第二差分转换芯片转换差分ttl电平输出，
所述的检波电路用于对接收的3～5ghz射频信号进行检波处理，输出检波脉冲，判断测频模块输入信号功率是否低于接收灵敏度，
所述的供电电路用于接入外部输入的dc24v直流电压，通过dc/dc转换电路及低压差线性稳压器ldo为射频处理电路、中频处理电路及检波电路提供低纹波低电压直流电源。
所述的射频处理电路包括依次连接的限幅低噪声放大器、3ghz～5ghz带通滤波器、功分器、增益放大器、5ghz低通滤波器、四分频器、1.2ghz低通滤波器、八分频器和160mhz低通滤波器，限幅低噪声放大器连接射频信号输入，功分器还与检波电路连接，160mhz低通滤波器连接中频处理电路。考虑到器件最佳性能及信号质量等因素，32分频电路通过八分频和四分频器两次分频电路来实现。
所述的限幅低噪声放大器包括限幅器和低噪声放大器。
所述的检波电路包括依次连接的检波器、高速比较器和第一差分转换芯片，检波器连接功分器，第一差分转换芯片输出检波信号。
所述的中频处理电路包括依次连接的adc芯片、fpga、电平转换电路和第二差分转换芯片，fpga和adc芯片还连接时钟产生器，adc芯片连接160mhz低通滤波器，第二差分转换芯片输出测频信号。
所述的第一差分转换芯片、第二差分转换芯片都为am26c31差分转换芯片。
根据以上结构，工作时，本宽带数字测频模块接收3ghz～5ghz的被测射频信号，经过限幅低噪声放大器放大滤波后，通过功分器分成两路信号：一路射频信号经检波器检波后输出检波脉冲，由匹配差分转换芯片am26c31转换成差分信号经控制连接器直接输出；
另一路射频信号通过增益放大器、低通滤波器、增益调节网络等器件将电路功率调节至适合可编程分频器正常工作的功率；分频器对射频信号进行32分频，产生93.75mhz～156.25mhz的中频信号；此中频信号经过低通滤波滤除高频噪声后直接送入中频处理电路处理。
中频处理电路接收射频处理电路输出的93.75mhz～156.25mhz的中频信号，对中频信号进行ad采样，采样时钟信号为500mhz；中频采样信号在fpga内进行数字下变频、数字低通滤波、并行差分复乘、多点平均滤波处理后，输出cmos电平频率码，通过驱动器转换成5vttl电平后，并行输出11bit频率码再经匹配第二差分转换芯片am26c31转换差分ttl电平，最后通过控制连接器对外输出。
实施例1
如图3所示，射频处理电路，主要由限幅器、低噪声放大器、带通滤波器、功分器、增益放大器、八分频器、衰减器、四分频器、低通滤波器等器件组成，满足以下要求：
1)接收并对外部输入的射频信号进行低噪声放大及滤波，满足分频器输入信号功率和质量的要求；
2)完成对射频信号进行分频滤波处理，得到中频处理电路所需的中频信号频率；
3)实现输入射频信号动态控制，满足检波电路的输入要求；
4)实现测频器模块接收动态和灵敏度的要求。
实施例2
如图4所示，中频处理电路，主要由fpga、dc/dc电源芯片、ldo电源芯片、有源温补晶体振荡器、adc芯片、flash、驱动芯片、时钟分配器和接插件等组成，满足以下要求：
1)完成对外部电源的转换，为中频处理电路提供电源；
2)为adc和fpga提供采样时钟及参考时钟；
3)完成对输入信号的ad采样；
4)完成对fpga输出频率码的电平转换；
5)完成fpga的外围电路设计及flash加载配置。
adc芯片主要完成中频信号的采样，然后通过高速并行io口将采样数据传递至fpga做后续处理。fpga为本模块的核心芯片，完成adc采样数据接收、测频算法实现等功能。供电模块采用dc/dc电源芯片+ldo电源芯片的模式，为中频处理模块及射频处理模块提供稳定的电压。驱动芯片完成对fpga输出频率码的电平转换。有源温补晶体振荡器为adc提供高精度、高稳定性的采样频率，以及fpga的参考频率。
涉及以下关键技术：
1、多点平均技术：
相位差分法从理论上只需要两个采样点就可以估计出信号的频率，容易实现瞬时测频的功能。对输入复信号且测频取相邻两个采样点计算，则测频范围为采样带宽。实际中的被测信号容易受到不同程度的噪声干扰和iq幅度不一致的影响对时域中的相位差分法测频产生很大的干扰，当信噪比较低和iq幅度不一致性较大时，测频性能会变得很差。根据不同时刻噪声的不相关性，可以利用多点平均的方法，即在一小段时间内，对n个测频值取平均，其效果相当于测频精度的方差减小了n倍。利用多点平均的方法可以简单有效地提高测频精度，随着可编程逻辑器件的发展，硬件实现累加求和操作的速度越来越快，可以保证测频时间。考虑iq幅度不一致性对相位差分产生的影响，可以采用数字下变频的方法，正交变换在adc采样之后进行，可以避免模拟下变频产生iq幅度不一致性对测频误差的影响。
2、复数乘法和求反正切技术：
根据测频算法原理和matlab仿真结果，实际工程应用中使用verilog语言在fpga中实现上述瞬时测频算法。fpga一种实施例内部详细的硬件实现如图5所示。
fpga完成系统的瞬测模块的测频算法实现部分。主要功能是接收中频500mhz采样输入信号，进行串并转换后，转为2路250mhz的并行结构，再分别进行数字下变频、数字低通滤波，形成iq基带信号，时间延迟后，形成并行4路250m的信号流，进行复数乘法、反正切运算完成差分相位的计算，再经过多点平均滤波后，实现精确测频。
其中，复数乘法和求反正切部分是算法的核心，随着fpga中集成硬件乘法器和cordic算法在信号处理中的广泛应用，现在可以直接调用ip核的方式来实现。
关键技术指标分析：
测频精度(≤3mhz(r.m.s))
测频精度主要取决于几个因素，一般而言是由中频ad的采样位数、参考时钟的频率稳定度、系统热噪声、器件非线性、电源等因素构成。
现分析以下两个主要因素：
1、ad采样位数计算
系统要求测频精度达到3mhz(rms)，根据测频公式求两个相邻采样点的差分相位
故
2、参考时钟频率稳定度计算
参考时钟的稳定性会影响相邻两个采样点之间的幅度误差，根据公式
脉冲信号宽度(0.1us～连续波)
测频机在脉冲信号前沿附近对信号进行采样测频，可适应0.1us～连续波的射频信号。因此满足系统脉冲信号宽度要求。
测频时间(≤250ns)
如图6所示，中频部分分为4个部分分别是：串并转换、数字下变频+差分相乘，求反正切、多点平均滤波。
利用仿真工具，将测频算法在基于matlab的systemgenerator中实现，其中数据流通过每个模块都需要消耗一定时间，通过仿真可精确到每个步骤数据正常输出的时刻。仿真4ghz信号输入时，采样数据经过各个步骤的时刻，记每个步骤的时刻分别为t1、t2、t3、t4，t1＝1933、t2＝1960、t3＝1981、t4＝1993，这样分别计算每个模块需要消耗的时间。中频部分从串并转换到稳定中频测频值输出所需消耗的时钟周期为t4-t1＝60个时钟周期，每个时钟周期耗时4ns，总共需耗时240ns。因此满足技术指标要求。
以上所述各部件均为现有技术，本领域技术人员可使用任意可实现其对应功能的型号和现有设计。
以上所述的仅是本实用新型的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本实用新型创造构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。
1.宽带数字测频模块，其特征包括射频处理电路、中频处理电路、检波电路和供电电路，
所述的射频处理电路用于接收3ghz～5ghz射频信号信号，进行放大、32分频放大、滤波后，输出至中频处理电路处理，
所述的中频处理电路用于接收射频处理电路输出的中频信号，进行ad采样，中频采样信号在fpga进行数字下变频、并行差分复乘、多点平均滤波处理后，输出cmos电平频率码，通过驱动器转换成5vttl电平后，并行输出11bit频率码，最后11bit频率码经过匹配第二差分转换芯片转换差分ttl电平输出，
所述的检波电路用于对接收的3～5ghz射频信号进行检波处理，输出检波脉冲，判断测频模块输入信号功率是否低于接收灵敏度，
所述的供电电路用于接入外部输入的dc24v直流电压，通过dc/dc转换电路及低压差线性稳压器ldo为射频处理电路、中频处理电路及检波电路提供低纹波低电压直流电源。
2.如权利要求1所述的宽带数字测频模块，其特征是所述的射频处理电路包括依次连接的限幅低噪声放大器、3ghz～5ghz带通滤波器、功分器、增益放大器、5ghz低通滤波器、四分频器、1.2ghz低通滤波器、八分频器和160mhz低通滤波器，限幅低噪声放大器连接射频信号输入，功分器还与检波电路连接，160mhz低通滤波器连接中频处理电路。
3.如权利要求2所述的宽带数字测频模块，其特征是所述的检波电路包括依次连接的检波器、高速比较器和第一差分转换芯片，检波器连接功分器，第一差分转换芯片输出检波信号。
4.如权利要求3所述的宽带数字测频模块，其特征是所述的中频处理电路包括依次连接的adc芯片、fpga、电平转换电路和第二差分转换芯片，fpga和adc芯片还连接时钟产生器，adc芯片连接160mhz低通滤波器，第二差分转换芯片输出测频信号。
5.如权利要求4所述的宽带数字测频模块，其特征是所述的第一差分转换芯片、第二差分转换芯片都为am26c31差分转换芯片。
技术总结