本实用新型涉及脉冲串信号时序采集模块。
背景技术：
脉冲信号采集模块有的包括光电隔离电路、触发电路、高速数据采集卡和计算机。传感器传来脉冲信号的强度有可能超出高速采集卡的动态范围而将其损坏,光电隔离电路可提供安全隔离,另外还可以抑制共模干扰,提高信噪比。光电隔离电路主要由一个驱动三极管和一个高速光耦组成。脉冲信号的极性是随机的,而采集卡的触发极性只能设为正极性或负极性触发,需要一个触发电路从任何极性脉冲信号提取固定极性的触发信号。但是无法用于采集二次雷达发射/接收的射频脉冲串信号，将采集到脉冲串信号的开始和结束时刻加上时间戳标记。
技术实现要素：
本实用新型所要解决的技术问题总的来说是提供一种脉冲串信号时序采集模块。
为解决上述问题，本实用新型所采取的技术方案是：
脉冲串信号时序采集模块，包括
主芯片，采用altera-fpga；
计时器，与主芯片电连接，其内置gps模块以授时于主芯片，给主芯片的采集数据提供时间戳信息；
a/d转换单元，利用dma对主芯片a/d的信息进行转换数据并直接写入存储内存；
主芯片有两个独立采样通道分别对二次雷达接收和发射脉冲串检波信号进行采集；
在采样通道中具有外接的sma信号接口，其一接收二次雷达信号，其二接收脉冲串检波信号；
调理滤波模块，负责对检波信号进行调理滤波，采用ad8065放大器，进行杂波消除及抗干扰与阻抗匹配，同时对ad芯片端口起到基本防护作用；
模数转换模块，采用ad芯片；
调理滤波模块与模数转换模块依次电连接在sma信号接口与主芯片之间；
gps模块，通过外接gps天线获取卫星信号，完成信号处理后通过uart总线和中断为主芯片提供定位、时间以及1pps脉冲信息；
pcie总线，连接在主芯片与上位机之间。
主芯片型号ep4cgx75cf23i7n；
pcie总线通过dma方式直接将数据传输到上位机驱动端。
在上位机中，其驱动程序为directio模式，应用程序直接通过缓冲区读写驱动程序的dma缓冲区，以交换数据；
供电模块，采用adp5054四通道buck电源芯片。
主芯片具有ad数据处理软件，负责对获取的二次雷达接收脉冲和发射脉冲原始数据进行条件筛选，对数据进行模数转换及结构性处理；
ad数据处理软件模块分为前半部模块和后半部两部分模块：
前半部模块具有应用软件系统内部最高的执行优先级，监视ad转换数据的到达，并整理为结构化数据，待ad采样通知的达到，并推送至缓存管道；
后半部模块采用一般优先级，具有fifo管道，以获取前半部生成的获取到加盖了时间戳的数据并将数据送达信息，接收主芯片调动，并以三级流水线方式设置对数据的读取模块、通过预处理线程、条件筛选线程、标记和结构化模块，输出端连接有数据管理模块；
预处理线程，负责内存维护、数据拷贝、数据完整性校验；
条件筛选线程，负责对记录条件通过门限值比较筛选；
标记和结构化模块，将时钟信息、位置信息、数据信息结构化处理，以于数据存储。
本实用新型设计合理、成本低廉、结实耐用、安全可靠、操作简单、省时省力、节约资金、结构紧凑且使用方便。本实用新型用于采集二次雷达发射/接收的射频脉冲串信号，将采集到脉冲串信号的开始和结束时刻加上时间戳标记。
附图说明
图1是本实用新型的模块框架图。
图2是本实用新型的ad数据处理软件架构。
图3是本实用新型的模块pcb的布局图。
图4是本实用新型的模块端口定义图。
具体实施方式
如图1-4，本实用新型包括主芯片,采用altera-fpga，型号ep4cgx75cf23i7n，工作温度温度为-40～125℃，主要负责数字信号获取、时间标记及数据传输；
计时器,内置gps模块以授时,给采集数据提供精确的时间戳信息于主芯片，利用dma技术把a/d转换数据直接写入存储内存。
ad采样率将不低于20msps，精度不低于10bit。
主芯片有两个独立采样通道分别对二次雷达接收和发射脉冲串检波信号进行采集；
在采样通道中具有外接的sma信号接口，其一接收二次雷达信号，其二接收脉冲串检波信号；
调理滤波模块，负责对检波信号进行调理滤波，采用ad8065放大器，进行杂波消除及抗干扰与阻抗匹配，同时对ad芯片端口起到基本防护作用；
ad8065，工作噪声低，输入阻抗高。具有5v至24v的宽电源电压范围，可采用单电源供电，带宽为145mhz。此外，具有轨到轨输出，工作温度范围为-40℃至+85℃。
模数转换模块，采用ad9226，具有12位精度，60msps采样率，-40～85℃温度范围，通用并行数据接口，简单方便。
调理滤波模块与模数转换模块依次电连接在sma信号接口与主芯片之间；
gps模块，通过外接gps天线获取卫星信号，完成信号处理后通过uart总线和中断为系统提供定位、时间以及1pps脉冲信息；
通信方式上，pcie总线部分需要fpga内部专用接口，其余接口采用fpga普通通用io；pcie总线通过dma方式直接将数据传输到上位机驱动端。
上位机驱动程序为directio模式，应用程序直接通过缓冲区读写驱动程序的dma缓冲区，高速交换数据。
供电模块，采用adp5054四通道buck电源芯片，4.5～15v宽范围输入，250khz～2mhz开关频率可设，低噪声，输出时序控制，-40～125℃节点工作温度。
主芯片具有ad数据处理软件，负责对获取的二次雷达接收脉冲和发射脉冲原始数据进行条件筛选，对数据进行模数转换及结构性处理；
ad数据处理软件模块分为前半部模块和后半部两部分模块：
前半部模块具有应用软件系统内部最高的执行优先级，其主要作用是始终监视ad转换数据的到达，并整理为结构化数据，待ad采样通知的达到，并立即推送至缓存管道；
后半部模块则按一般优先级，在通过fifo管道获取前半部生成的数据后并将数据送达信息，并以三级流水线方式分步对数据进行读取、预处理、标记和结构化等工作，最后将采集数据推送给“数据管理模块”。
通过fifo管道获取到加盖了时间戳的数据达到标记后，接收系统正常调动，启动“预处理”、“条件筛选”、“标记与结构化”等工作。
其中：
预处理线程主要负责内存维护、数据拷贝、数据完整性校验；
条件筛选线程主要负责对记录条件进行比较，主要是门限值比较筛选；
标记和结构化将时钟信息、位置信息、数据信息等多种信息结构化处理，以便于数据存储。
1.一种脉冲串信号时序采集模块，其特征在于：包括
主芯片,采用altera-fpga；
计时器,与主芯片电连接，其内置gps模块以授时于主芯片,给主芯片的采集数据提供时间戳信息；
a/d转换单元，利用dma对主芯片a/d的信息进行转换数据并直接写入存储内存；
主芯片有两个独立采样通道分别对二次雷达接收和发射脉冲串检波信号进行采集；
在采样通道中具有外接的sma信号接口，其一接收二次雷达信号，其二接收脉冲串检波信号；
调理滤波模块，负责对检波信号进行调理滤波，采用ad8065放大器，进行杂波消除及抗干扰与阻抗匹配，同时对ad芯片端口起到基本防护作用；
模数转换模块，采用ad芯片；
调理滤波模块与模数转换模块依次电连接在sma信号接口与主芯片之间；
gps模块，通过外接gps天线获取卫星信号，完成信号处理后通过uart总线和中断为主芯片提供定位、时间以及1pps脉冲信息；
pcie总线，连接在主芯片与上位机之间。
2.根据权利要求1所述的脉冲串信号时序采集模块，其特征在于：主芯片型号ep4cgx75cf23i7n；
pcie总线通过dma方式直接将数据传输到上位机驱动端。
3.根据权利要求1所述的脉冲串信号时序采集模块，其特征在于：在上位机中，其驱动程序为directio模式，应用程序直接通过缓冲区读写驱动程序的dma缓冲区，以交换数据；
供电模块，采用adp5054四通道buck电源芯片。
技术总结