本发明涉及芯片数据分析，尤其涉及一种fpga芯片的商密能力检测方法及系统。
背景技术：
1、芯片数据分析主要涉及对芯片运行数据、结构数据以及各种性能指标进行分析和评估。通过对芯片数据的挖掘和建模，识别芯片的运行状态、优化其功能表现，并确保其安全性与可靠性。在芯片数据分析过程中，通常利用数据挖掘、统计建模、机器学习等技术手段，实现对芯片内部和外部数据的实时监测与评估，以便及时发现异常和潜在风险。
2、其中，fpga芯片的商密能力检测方法是基于fpga（现场可编程门阵列）芯片的商用密码应用能力检测技术，旨在评估和检测fpga芯片在密码学应用场景下的安全性和性能表现。通过商密能力检测，能够确定fpga芯片是否满足特定安全标准以及在不同商密算法下的适配度和性能。
3、现有技术在fpga芯片的商密能力检测中，难以及时检测并处理加密过程中潜在的安全隐患。例如，仅依靠固定的检测步骤来判定芯片在不同商密算法下的适配性和性能，容易遗漏因环境噪声或负载变化所产生的安全风险。此外，现有技术对于不同加密阶段的执行响应方面难以识别在各阶段因时间波动而产生的潜在安全问题，在商密运算中容易增加信息泄漏的风险。此外，当芯片在面对突发的输入特征波动时，由于受到外部信号干扰的影响也容易出现不稳定的情况。
技术实现思路
1、本发明的目的是解决现有技术中存在的缺点，而提出的一种fpga芯片的商密能力检测方法及系统。
2、为了实现上述目的，本发明采用了如下技术方案：一种fpga芯片的商密能力检测方法，包括以下步骤，
3、s1：基于密钥生成过程中实时采集的随机数据，对采集到的随机数据进行统计处理，根据概率分布计算信息位的熵值，生成熵值分布结果；
4、s2：基于所述熵值分布结果，分析熵值波动特性，在加密过程中根据概率参数信息在对应时间段内插入随机干扰信号，根据熵值变化调整插入频率和位置，生成动态熵值与干扰信号更新结果；
5、s3：基于所述动态熵值与干扰信号更新结果，调节干扰信号的强度和时序，对芯片执行期间的关键运算信号特征进行掩盖，生成干扰信号插入优化结果；
6、s4：参照所述干扰信号插入优化结果中的信号特征，采集正常工作状态下商密运算的响应时间数据，对加密算法的时间数据进行分类整理，并与关键时间段的响应时间进行对比分析，生成响应时间差异评估结果；
7、s5：基于所述响应时间差异评估结果，对加密过程中使用的输入数据逐步施加扰动，采集芯片在扰动特征下的输出响应数据，分析输入特征的变异对输出响应的影响，生成输入特征变异关联结果；
8、s6：基于所述输入特征变异关联结果，识别输入特征中导致芯片安全性降低的关键风险特征，根据关键风险特征调整输入扰动的参数以及干扰信号的插入位置和强度，生成fpga芯片商密能力检测优化结果。
9、本发明改进有，所述熵值分布结果包括信息位的概率分布、整体信息熵水平以及波动特性参数，所述动态熵值与干扰信号更新结果包括插入频率参数、位置选择规则以及时间段内干扰信号的更新强度，所述干扰信号插入优化结果包括功耗屏蔽优化参数、电磁干扰掩盖以及信号时序扰动配置，所述响应时间差异评估结果包括任务响应时间的范围参数、关键阶段的时间对比数据以及阶段性延迟特征分析，所述输入特征变异关联结果包括幅度变化关联参数、时序偏移影响系数以及噪声干扰响应信息，所述fpga芯片商密能力检测优化结果包括风险特征的识别参数、干扰信号的插入位置优化以及功耗与电磁掩盖调整。
10、本发明改进有，基于密钥生成过程中实时采集的随机数据，对采集到的随机数据进行统计处理，根据概率分布计算信息位的熵值，生成熵值分布结果的具体步骤如下：
11、s101：基于密钥生成过程中采集的电压波动数据、时钟抖动数据和热噪声数据，按信息位将数据分组，对每组数据逐位计算概率值，统计每个信息位的概率数据，生成信息位概率分布结果；
12、s102：基于所述信息位概率分布结果，根据每个信息位的概率数据分布，对信息位进行概率密度计算，得到初始熵值，通过设定加权因子，将信息位的概率数据按权重重新调整，合并权重调整后的熵值数据，获取信息位熵值集；
13、s103：基于所述信息位熵值集，对信息位熵值数据逐项累计，计算整体信息熵值，通过校验的方式确认整体熵值数据完整性，生成熵值分布结果。
14、本发明改进有，基于所述熵值分布结果，分析熵值波动特性，在加密过程中根据概率参数信息在对应时间段内插入随机干扰信号，根据熵值变化调整插入频率和位置，生成动态熵值与干扰信号更新结果的具体步骤如下：
15、s201：基于所述熵值分布结果，按周期将熵值数据传入缓冲区，采用滑动时间窗口对熵值数据分段更新，监测当前周期内熵值变化趋势，生成时间窗口熵值集；
16、s202：基于所述时间窗口熵值集，对比当前熵值数据与安全基准值，提取熵值波动的多频率区段，解析多频率区段的干扰信号插入频率和位置参数，获取干扰信号插入参数信息；
17、s203：基于所述干扰信号插入参数信息，在加密过程中逐周期调整干扰信号插入的频率与位置，实时监测熵值变化特征并进行信号更新，生成动态熵值与干扰信号更新结果。
18、本发明改进有，基于所述动态熵值与干扰信号更新结果，调节干扰信号的强度和时序，对芯片执行期间的关键运算信号特征进行掩盖，生成干扰信号插入优化结果的具体步骤如下：
19、s301：基于所述动态熵值与干扰信号更新结果，对熵值波动的时间段数据按频段分类提取，进行波动幅度计算，分配干扰信号的基础强度和初始时序，获取干扰信号初始配置结果；
20、s302：基于所述干扰信号初始配置结果，结合每一波动频段的时间点，逐个调整干扰信号强度，按熵值变化改变干扰时序，按频段生成对应的时序信号，获取干扰信号调节结果；
21、s303：基于所述干扰信号调节结果，在关键运算时间段内嵌入强度调节后的干扰信号，对功耗波动、电磁辐射、时序信号分别加入屏蔽干扰操作，生成干扰信号插入优化结果。
22、本发明改进有，对于波动幅度计算，采用公式：
23、，
24、计算干扰信号的基础强度a；
25、其中，是时间段的熵值波动幅度，是时间段的波动频率，是时间段的持续时间，是数据噪声影响系数，n是时间段总数。
26、本发明改进有，参照所述干扰信号插入优化结果中的信号特征，采集正常工作状态下商密运算的响应时间数据，对加密算法的时间数据进行分类整理，并与关键时间段的响应时间进行对比分析，生成响应时间差异评估结果的具体步骤如下：
27、s401：基于所述干扰信号插入优化结果，采集正常工作状态下商密运算的响应时间，将任务的整体执行时间进行记录，生成正常响应时间数据；
28、s402：基于所述正常响应时间数据，按任务类型整理响应时间，将加密任务的执行时间分配到加密启动、密钥生成、数据输出阶段，计算平均响应时间范围，生成阶段性响应时间分类结果；
29、s403：基于所述阶段性响应时间分类结果，对关键阶段的时间差异数据进行交叉对比，标记阶段间的时间差异范围，将响应时间差异分段整理，生成响应时间差异评估结果。
30、本发明改进有，基于所述响应时间差异评估结果，对加密过程中使用的输入数据逐步施加扰动，采集芯片在扰动特征下的输出响应数据，分析输入特征的变异对输出响应的影响，生成输入特征变异关联结果的具体步骤如下：
31、s501：基于所述响应时间差异评估结果，对输入数据施加幅度扰动，逐步增加密钥信息和明文数据的幅度值，采集对应扰动状态下的输出响应，生成输入数据幅度扰动结果；
32、s502：基于所述输入数据幅度扰动结果，对输入数据施加时序偏移，逐次调整输入时序位置，记录芯片在偏移状态下的响应时间数据，获取输入数据时序偏移分析结果；
33、s503：基于所述输入数据时序偏移分析结果，随机向输入数据叠加噪声，将噪声特征嵌入密钥信息、明文数据和操作参数中，采集扰动后芯片的响应数据，生成输入特征变异关联结果。
34、本发明改进有，基于所述输入特征变异关联结果，识别输入特征中导致芯片安全性降低的关键风险特征，根据关键风险特征调整输入扰动的参数以及干扰信号的插入位置和强度，生成fpga芯片商密能力检测优化结果的具体步骤如下：
35、s601：基于所述输入特征变异关联结果，提取导致芯片安全性降低的关键风险特征，逐项分析数据幅度异常和时序不稳定的特征，并分类标记，生成关键风险特征集；
36、s602：基于所述关键风险特征集，实时监测芯片功耗、电磁辐射和时序信号，结合动态熵值和干扰信号更新结果，将监测信号的特征与动态熵值和干扰信号更新结果关联，获取关联的监测信号；
37、s603：基于所述关联的监测信号，结合响应时间差异评估结果，调整输入扰动的参数，按风险特征重新配置干扰信号的插入位置和强度，生成fpga芯片商密能力检测优化结果。
38、一种fpga芯片的商密能力检测系统，所述系统包括：
39、随机数据处理模块基于密钥生成过程中采集的电压波动、时钟抖动和热噪声数据，对每类数据逐位统计，计算数据的概率分布，按每位的概率计算信息熵值，将信息位熵值汇总为整体分布结构，生成熵值分布结果；
40、干扰信号插入模块基于所述熵值分布结果，分析各时间段的熵值波动幅度，对波动时段设置干扰信号插入，确定插入的频率和位置，将多频波动区段标记为干扰位置并调整信号插入频次，生成动态熵值与干扰信号更新结果；
41、干扰信号优化模块基于所述动态熵值与干扰信号更新结果，分析信号插入的波动影响，对功耗波动、电磁辐射和时序信号逐个进行屏蔽，通过调节信号强度掩盖运算特征，对运算阶段选取时序分配信号强度，生成干扰信号插入优化结果；
42、响应时间分析模块基于所述干扰信号插入优化结果，采集芯片在正常工作状态的响应时间，按加密启动、密钥生成、数据输出阶段逐次记录执行时间，将数据分类并计算阶段间的平均响应范围，逐段对比响应特性，生成响应时间差异评估结果；
43、扰动输入调整模块基于所述响应时间差异评估结果，对密钥信息、明文数据和操作参数逐项施加幅度变化、时序偏移和随机噪声注入扰动，采集芯片在扰动状态下的响应变化，识别影响安全性的关键风险特征，对扰动参数和干扰信号插入位置与强度重新配置，生成fpga芯片商密能力检测优化结果。
44、与现有技术相比，本发明的优点和积极效果在于：
45、本发明中，通过实时采集的随机电压波动、时钟抖动和热噪声等数据，进行统计处理和概率分布分析，并进一步通过动态调整熵值及干扰信号的插入频率和位置，实现商密环境下的实时安全防护。通过检测在指定时段内的熵值波动特性，能够有效识别出潜在干扰信号的插入参数，确保每个加密阶段中信号与加扰的最佳匹配。通过优化干扰信号的强度和时序分布，掩盖关键信号特征如功耗和电磁辐射，使商密运算期间的信息更难以通过侧信道分析获取，进一步提升了芯片的抗干扰性和稳定性。在响应时间差异评估中，通过对比不同加密阶段的响应时间差异，提升了在不同行为扰动下的任务鲁棒性。在数据扰动测试过程中，识别输入特征中的关键风险，结合随机噪声注入与熵值更新信息，灵活调控干扰信号和扰动特征，提高芯片在不同输入扰动下的稳定性，显著降低因异常信号或突变输入而产生的安全隐患。
1.一种fpga芯片的商密能力检测方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的fpga芯片的商密能力检测方法，其特征在于：所述熵值分布结果包括信息位的概率分布、整体信息熵水平以及波动特性参数，所述动态熵值与干扰信号更新结果包括插入频率参数、位置选择规则以及时间段内干扰信号的更新强度，所述干扰信号插入优化结果包括功耗屏蔽优化参数、电磁干扰掩盖以及信号时序扰动配置，所述响应时间差异评估结果包括任务响应时间的范围参数、关键阶段的时间对比数据以及阶段性延迟特征分析，所述输入特征变异关联结果包括幅度变化关联参数、时序偏移影响系数以及噪声干扰响应信息，所述fpga芯片商密能力检测优化结果包括风险特征的识别参数、干扰信号的插入位置优化以及功耗与电磁掩盖调整。
3.根据权利要求1所述的fpga芯片的商密能力检测方法，其特征在于：基于密钥生成过程中实时采集的随机数据，对采集到的随机数据进行统计处理，根据概率分布计算信息位的熵值，生成熵值分布结果的具体步骤如下：
4.根据权利要求1所述的fpga芯片的商密能力检测方法，其特征在于：基于所述熵值分布结果，分析熵值波动特性，在加密过程中根据概率参数信息在对应时间段内插入随机干扰信号，根据熵值变化调整插入频率和位置，生成动态熵值与干扰信号更新结果的具体步骤如下：
5.根据权利要求1所述的fpga芯片的商密能力检测方法，其特征在于：基于所述动态熵值与干扰信号更新结果，调节干扰信号的强度和时序，对芯片执行期间的关键运算信号特征进行掩盖，生成干扰信号插入优化结果的具体步骤如下：
6.根据权利要求5所述的fpga芯片的商密能力检测方法，其特征在于：对于波动幅度计算，采用公式：
7.根据权利要求1所述的fpga芯片的商密能力检测方法，其特征在于：参照所述干扰信号插入优化结果中的信号特征，采集正常工作状态下商密运算的响应时间数据，对加密算法的时间数据进行分类整理，并与关键时间段的响应时间进行对比分析，生成响应时间差异评估结果的具体步骤如下：
8.根据权利要求1所述的fpga芯片的商密能力检测方法，其特征在于：基于所述响应时间差异评估结果，对加密过程中使用的输入数据逐步施加扰动，采集芯片在扰动特征下的输出响应数据，分析输入特征的变异对输出响应的影响，生成输入特征变异关联结果的具体步骤如下：
9.根据权利要求1所述的fpga芯片的商密能力检测方法，其特征在于：基于所述输入特征变异关联结果，识别输入特征中导致芯片安全性降低的关键风险特征，根据关键风险特征调整输入扰动的参数以及干扰信号的插入位置和强度，生成fpga芯片商密能力检测优化结果的具体步骤如下：
10.一种fpga芯片的商密能力检测系统，其特征在于，根据权利要求1-9任一项所述的fpga芯片的商密能力检测方法执行，所述系统包括：
