本发明属于半桥驱动，涉及高压功率集成电路中的高压半桥栅极驱动电路，尤其涉及一种用于高压半桥栅极驱动电路的高串扰抑制电路。
背景技术：
1、功率开关器件广泛应用于电力电子、汽车电子、通信系统、和开关电源等领域，是实现电能转换和控制的关键。以sic、gan为代表的第三代半导体材料，具有高击穿电场、高热导率、高电子饱和速率等优点。以此为衬底的功率半导体具有耐压高、开关速度快、导通电阻小、散热性好等特点，在高压、高频、高功率密度的领域中得到了广泛关注。然而随着开关速度的提高，开关过程中的di/dt和dv/dt也随之增大。由于开关回路中寄生电感和寄生电容的存在，加之di/dt和dv/dt都很大，导致开关管的电压电流应力增大，还会带来比较严重的emi问题。特别是在桥式电路应用中，如双向dc-dc变换器、半桥和全桥变换器，功率mosfet在高频开关过程中过高的di/dt和dv/dt不仅会因寄生参数加剧栅极串扰(crosstalk)现象，而且会产生漏极电压电流尖峰和振荡，恶化关断性能。正向串扰尖峰超过功率管开通阈值会引起桥臂直通现象，负向串扰尖峰低于栅源极最小电压阈值会损坏功率管。
2、如图1所示，分析了桥式电路中桥臂串扰问题的原理。当下管关断，上管从关断状态进入导通状态，vs处电压发生突变，在下管源漏处产生高dv/dt，则栅漏级寄生电容cgd_l和漏源级寄生电容cds_l快速充电，该充电电流流经栅源级寄生电容cgs_l，导致栅源级出现正向电压尖峰，若此尖峰超过mosfet的阈值电压，将导致下管ql误导通，导致半桥电路直通，损坏mosfet。当下管关断，上管从导通状态到关断状态，vs处电压发生突变，在下管源漏处产生高dv/dt，则栅漏级寄生电容cgd_l和漏源级寄生电容cds_l逐渐放电，该充电电流流经栅源级寄生电容cgs_l，导致栅源极出现负向电压尖峰，若此尖峰超过mosfet的负向阈值电压，将造成下管击穿。从图2的仿真结果可以看出，正向串扰电压可达2v左右，负向串扰电压在-0.7v左右，可能会引起下功率管的误开通。
3、为了减弱串扰现象带来的影响，传统的解决方案是在功率mosfet的栅源极上并联上一个比功率mosfet寄生电容cgs更大的电容。如图3所示，在串扰产生过程中，增加的栅极电容旁路掉产生的密勒电流，能够很好的抑制mosfet栅源极的电压尖峰。并联的外部电容c1可以为栅源极寄生电容cgs分担一部分密勒电流，减小栅源极产生的电压峰值。但是该方法会降低开关过程中的开关速度，增加开关时间，从而使得开关损耗增大。
技术实现思路
1、为更好的抑制桥臂串扰问题，本发明提供了一种用于高压半桥栅极驱动电路的高串扰抑制电路，本发明能够有效抑制串扰问题，还不影响电路的开关速度，提高了电路的可靠性。
2、一种用于高压半桥栅极驱动电路的高串扰抑制电路，包括高侧串扰抑制电路和低侧串扰抑制电路。
3、所述的高侧串扰抑制电路包括高侧延时电路和高侧第二nmos管qh，所述高侧延时电路输入端与高压半桥栅极驱动电路的高侧驱动输出端相连，高侧延时电路输出端与高侧第二nmos管qh的栅端相连，所述高侧第二nmos管qh的漏端与高侧功率管模型的栅端相连，所述高侧第二nmos管qh的源端、衬底端与高侧悬浮地vs相连；
4、进一步地，所述的高侧延时电路包括高侧第一pmos管mp_h、高侧第一nmos管mn_h和高侧电阻rh，所述高侧第一pmos管mp_h的栅端与高压半桥栅极驱动电路的高侧驱动输出端相连，所述高侧第一pmos管mp_h的漏端与高侧电阻rh的一端相连，所述高侧第一pmos管mp_h的源端和衬底端与高侧悬浮电源vb相连，所述高侧第一nmos管mn_h的栅端与高压半桥栅极驱动电路的高侧驱动输出端相连，所述高侧第一nmos管mn_h的漏端与高侧第二nmos管qh的栅端相连，所述高侧第一nmos管mn_h的源端、衬底端与高侧悬浮地vs相连，高侧电阻rh的另一端与高侧第一nmos管mn_h的漏端以及高侧第二nmos管qh的栅端相连；
5、所述的低侧串扰抑制电路包括低侧延时电路和低侧第四nmos管ql，所述低侧延时电路输入端与高压半桥栅极驱动电路的低侧驱动输出端相连，低侧延时电路输出端与低侧第四nmos管ql的栅端相连，所述低侧第四nmos管ql的漏端与低侧功率管模型的栅端相连，所述低侧第四nmos管ql的源端、衬底端与低侧电源大地com相连；
6、进一步地，所述的低侧延时电路包括低侧第二pmos管mp_l、低侧第三nmos管mn_l和低侧电阻rl，所述低侧第二pmos管mp_l的栅端与高压半桥栅极驱动电路的低侧驱动输出端相连，所述低侧第二pmos管mp_l的漏端与低侧电阻rl的一端相连，所述低侧第二pmos管mp_l的源端和衬底端与低侧电源vcc相连，所述低侧第三nmos管mn_l的栅端与高压半桥栅极驱动电路的低侧驱动输出端相连，所述低侧第三nmos管mn_l的漏端与低侧第四nmos管ql的栅端相连，所述低侧第三nmos管mn_l的源端、衬底端与低侧电源大地com相连，低侧电阻rl的另一端与低侧第三nmos管mn_l的漏端以及低侧第四nmos管ql的栅端相连。
7、本发明有益效果如下：
8、本发明提供了一种用于高压半桥栅极驱动电路的高串扰抑制电路，在传统驱动电路的基础上，通过控制mos管的开通关断来抑制桥臂串扰，相较于传统的抑制方法，该发明不会影响功率管的开关速度，而且没有增加额外的电源，节约成本；串扰抑制电路和延时电路结构简单，抑制效果显著，避免了电路的复杂性。
1.一种用于高压半桥栅极驱动电路的高串扰抑制电路，其特征在于，包括高侧串扰抑制电路和低侧串扰抑制电路；
2.根据权利要求1所述的一种用于高压半桥栅极驱动电路的高串扰抑制电路，其特征在于，所述的高侧延时电路包括高侧第一pmos管mp_h、高侧第一nmos管mn_h和高侧电阻rh，所述高侧第一pmos管mp_h的栅端与高压半桥栅极驱动电路的高侧驱动输出端相连，所述高侧第一pmos管mp_h的漏端与高侧电阻rh的一端相连，所述高侧第一pmos管mp_h的源端和衬底端与高侧悬浮电源vb相连，所述高侧第一nmos管mn_h的栅端与高压半桥栅极驱动电路的高侧驱动输出端相连，所述高侧第一nmos管mn_h的漏端与高侧第二nmos管qh的栅端相连，所述高侧第一nmos管mn_h的源端、衬底端与高侧悬浮地vs相连，高侧电阻rh的另一端与高侧第一nmos管mn_h的漏端以及高侧第二nmos管qh的栅端相连。
3.根据权利要求1所述的一种用于高压半桥栅极驱动电路的高串扰抑制电路，其特征在于，所述的低侧延时电路包括低侧第二pmos管mp_l、低侧第三nmos管mn_l和低侧电阻rl，所述低侧第二pmos管mp_l的栅端与高压半桥栅极驱动电路的低侧驱动输出端相连，所述低侧第二pmos管mp_l的漏端与低侧电阻rl的一端相连，所述低侧第二pmos管mp_l的源端和衬底端与低侧电源vcc相连，所述低侧第三nmos管mn_l的栅端与高压半桥栅极驱动电路的低侧驱动输出端相连，所述低侧第三nmos管mn_l的漏端与低侧第四nmos管ql的栅端相连，所述低侧第三nmos管mn_l的源端、衬底端与低侧电源大地com相连，低侧电阻rl的另一端与低侧第三nmos管mn_l的漏端以及低侧第四nmos管ql的栅端相连。
