基于SOI衬底的LDMOS器件及其制备方法与流程

专利2025-04-17  24


本申请涉及半导体制造,具体涉及一种基于soi衬底的ldmos器件及其制备方法。


背景技术:

1、基于soi衬底(si-o-si,底层硅-埋氧层-顶层硅)的ldmos器件(可简称为soi-ldmos器件)与基于硅衬底的ldmos器件的承压方式不同,基于soi衬底的ldmos器件的承压由两部分组成:

2、(1)横向:由n-drift(n型漂移区)与p-body(p型体区)形成的pn结耗尽区承压;

3、(2)纵向:由n-drift(n型漂移区)与soi衬底中的埋氧层承压;

4、其中,中间氧化层内电场强度是与埋氧层交界位置的初始顶层硅的电场强度的三倍。对于传统的基于soi衬底的ldmos器件而言,器件的纵向击穿一般发生在漏极下方的顶层硅和埋氧层交界面处的初始顶层硅一侧,也即当发生击穿时,该点电场强度达到器件的临界场强,目前基于soi衬底的ldmos器件的整体纵向耐压不够,若顶层硅和埋氧层交界面处的顶层硅一侧的电场强度能提高,则可以增加器件整体的纵向耐压。


技术实现思路

1、本申请提供了一种基于soi衬底的ldmos器件及其制备方法,可以解决现有的soi-ldmos器件的整体纵向耐压不够的问题。

2、一方面,本申请实施例提供了一种基于soi衬底的ldmos器件,包括:

3、依次堆叠的底层硅、中间隔离层和初始顶层硅;

4、第一导电类型的局部埋型掺杂区,所述局部埋型掺杂区位于所述初始顶层硅中;

5、外延层,所述外延层覆盖所述初始顶层硅和所述局部埋型掺杂区;

6、保持一定间隔的第二导电类型的体区、第一导电类型的漂移区,所述体区位于所述外延层中,所述漂移区位于所述外延层和所述初始顶层硅中,其中,所述局部埋型掺杂区位于靠近所述体区侧的所述漂移区的底部,从靠近所述体区往远离所述体区方向,所述局部埋型掺杂区中掺杂离子的掺杂浓度线性递增;

7、漏区、保持一定间隔的基极引出区和源区,所述漏区位于所述漂移区中,所述基极引出区和所述源区分别位于所述体区中;

8、阶梯型氧化层,所述阶梯型氧化层覆盖所述漂移区的部分表面;以及

9、阶梯型多晶硅层,所述阶梯型多晶硅层覆盖所述体区的部分表面、所述漂移区的部分表面和所述阶梯型氧化层的部分表面。

10、可选的,在所述基于soi衬底的ldmos器件中,形成所述局部埋型掺杂区的步骤包括:

11、在所述初始顶层硅表面涂覆一光刻胶层;

12、利用特殊光罩并通过光刻工艺在所述光刻胶层上定义多个开口图形,其中,从靠近所述体区往远离所述体区方向,所述光刻胶层中的开口的横向尺寸逐个递增;

13、以图案化的所述光刻胶层为掩膜,对所述初始顶层硅进行离子注入,以得到掺杂浓度线性递增的所述局部埋型掺杂区;

14、去除图案化的所述光刻胶层。

15、可选的,在所述基于soi衬底的ldmos器件中,从靠近所述体区往远离所述体区方向,所述光刻胶层中的开口的横向尺寸根据等差数列的规律逐个递增。

16、可选的,在所述基于soi衬底的ldmos器件中,所述光刻胶层中的两两相邻的开口之间的间距相等。

17、可选的,在所述基于soi衬底的ldmos器件中,所述局部埋型掺杂区中的离子掺杂浓度大于所述漂移区中的离子掺杂浓度;所述局部埋型掺杂区中的离子掺杂浓度大于所述外延层中的离子掺杂浓度;所述局部埋型掺杂区中的离子掺杂浓度大于所述体区中的离子掺杂浓度。

18、可选的,在所述基于soi衬底的ldmos器件中,所述局部埋型掺杂区的横向尺寸不超过所述漂移区横向尺寸的二分之一。

19、可选的,在所述基于soi衬底的ldmos器件中,所述外延层中掺杂离子的导电类型与所述体区中掺杂离子的导电类型相同。

20、另一方面,本申请实施例还提供了一种基于soi衬底的ldmos器件的制备方法,包括:

21、提供依次堆叠的底层硅、中间隔离层和初始顶层硅;

22、通过离子注入工艺,在所述初始顶层硅中形成第一导电类型的局部埋型掺杂区;

23、形成外延层,所述外延层覆盖所述初始顶层硅和所述局部埋型掺杂区;

24、通过多次离子注入,分别形成保持一定间隔的第二导电类型的体区、第一导电类型的漂移区,所述体区位于所述外延层中,所述漂移区位于所述外延层和所述初始顶层硅中,其中,所述局部埋型掺杂区位于靠近所述体区侧的所述漂移区的底部,从靠近所述体区往远离所述体区方向,所述局部埋型掺杂区中掺杂离子的掺杂浓度线性递增;

25、通过多次离子注入,分别在所述体区中形成保持一定间隔的基极引出区和源区,以及在所述漂移区中形成漏区;

26、形成阶梯型氧化层,所述阶梯型氧化层覆盖所述漂移区的部分表面;以及

27、形成阶梯型多晶硅层,所述多晶硅层覆盖所述体区的部分表面、所述漂移区的部分表面和所述阶梯型氧化层的部分表面。

28、可选的,在所述基于soi衬底的ldmos器件的制备方法中,通过离子注入工艺,在所述初始顶层硅中形成第一导电类型的局部埋型掺杂区的步骤包括:

29、在所述初始顶层硅表面涂覆一光刻胶层;

30、利用特殊光罩并通过光刻工艺在所述光刻胶层上定义多个开口图形,其中,从靠近所述体区往远离所述体区方向,所述光刻胶层中的开口的横向尺寸逐个递增;

31、以图案化的所述光刻胶层为掩膜,对所述初始顶层硅进行离子注入,以得到掺杂浓度线性递增的所述局部埋型掺杂区;

32、去除图案化的所述光刻胶层。

33、可选的,在所述基于soi衬底的ldmos器件的制备方法中,从靠近所述体区往远离所述体区方向,所述光刻胶层中的开口的横向尺寸根据等差数列的规律逐个递增。

34、本申请技术方案,至少包括如下优点:

35、本申请提供了一种基于soi衬底的ldmos器件及其制备方法,其中ldmos器件结构中,第一导电类型的局部埋型掺杂区位于顶层硅中,第一导电类型的漂移区位于外延层和初始顶层硅中,局部埋型掺杂区位于靠近第二导电类型的体区侧的漂移区的底部,并且从靠近体区往远离体区方向(从左往右方向),局部埋型掺杂区中掺杂离子的掺杂浓度线性递增。本申请通过将掺杂浓度从左往右方向线性递增的局部埋型掺杂区设置在漂移区的左侧底部(左下角),可以增加初始顶层硅与中间隔离层交界位置的电场强度,进而可以提高中间隔离层内的电场强度,从而实现器件整体的纵向耐压的提高的效果。



技术特征:

1.一种基于soi衬底的ldmos器件,其特征在于,包括:

2.根据权利要求1所述的基于soi衬底的ldmos器件,其特征在于,形成所述局部埋型掺杂区的步骤包括:

3.根据权利要求2所述的基于soi衬底的ldmos器件,其特征在于,从靠近所述体区往远离所述体区方向,所述光刻胶层中的开口的横向尺寸根据等差数列的规律逐个递增。

4.根据权利要求2所述的基于soi衬底的ldmos器件,其特征在于,所述光刻胶层中的两两相邻的开口之间的间距相等。

5.根据权利要求1所述的基于soi衬底的ldmos器件,其特征在于,所述局部埋型掺杂区中的离子掺杂浓度大于所述漂移区中的离子掺杂浓度;所述局部埋型掺杂区中的离子掺杂浓度大于所述外延层中的离子掺杂浓度;所述局部埋型掺杂区中的离子掺杂浓度大于所述体区中的离子掺杂浓度。

6.根据权利要求1所述的基于soi衬底的ldmos器件,其特征在于,所述局部埋型掺杂区的横向尺寸不超过所述漂移区横向尺寸的二分之一。

7.根据权利要求1所述的基于soi衬底的ldmos器件,其特征在于,所述外延层中掺杂离子的导电类型与所述体区中掺杂离子的导电类型相同。

8.一种基于soi衬底的ldmos器件的制备方法,其特征在于,包括:

9.根据权利要求8所述的基于soi衬底的ldmos器件的制备方法,其特征在于,通过离子注入工艺,在所述初始顶层硅中形成第一导电类型的局部埋型掺杂区的步骤包括:

10.根据权利要求9所述的基于soi衬底的ldmos器件的制备方法,其特征在于,从靠近所述体区往远离所述体区方向,所述光刻胶层中的开口的横向尺寸根据等差数列的规律逐个递增。


技术总结
本申请提供了一种基于SOI衬底的LDMOS器件及其制备方法,其中LDMOS器件结构中,第一导电类型的局部埋型掺杂区位于顶层硅中,第一导电类型的漂移区位于外延层和初始顶层硅中,局部埋型掺杂区位于靠近第二导电类型的体区侧的漂移区的底部,并且从靠近体区往远离体区方向(从左往右方向),局部埋型掺杂区中掺杂离子的掺杂浓度线性递增。本申请通过将掺杂浓度从左往右方向线性递增的局部埋型掺杂区设置在漂移区的左侧底部(左下角),可以增加初始顶层硅与中间隔离层交界位置的电场强度,进而可以提高中间隔离层内的电场强度,从而实现器件整体的纵向耐压的提高的效果。

技术研发人员:王晓日,王函,陈广龙
受保护的技术使用者:华虹半导体(无锡)有限公司
技术研发日:
技术公布日:2024/12/17
转载请注明原文地址:https://xbbs.6miu.com/read-23557.html