本实用新型实施例涉及电气技术领域，尤其涉及一种pwm信号选择电路及电机控制器。
背景技术：
随着车载电子设备的增加，电子控制器的数量越来越多。
在车载电子控制器领域，需要用低压侧的控制信号去控制高压侧的执行器，例如常低和常高等单电平控制信号，在低压到高压的信号传输路径中，控制信号很容易受到干扰，导致在执行器所在端产生误动作，现今对控制信号仅在结构设计层面或者layout层面降低发射和传导耦合干扰的信号传输路径，已经无法满足高压大电流的控制场合。
技术实现要素：
本实用新型实施例提供一种pwm信号选择电路及电机控制器，以提高信号传输路径的抗干扰能力，降低控制信号在信号传输路径中的干扰。
第一方面，本实用新型实施例提供了一种pwm信号选择电路，其特征在于，包括：第一选频电路、第二选频电路和逻辑电路；
第一选频电路包括输入端和输出端，第一选频电路的输入端用于输入pwm信号；第一选频电路用于选择pwm信号中小于等于上限频率的pwm信号并从第一选频电路的输出端输出；
第二选频电路包括输入端和输出端，第二选频电路的输入端用于输入pwm信号；第二选频电路用于选择pwm信号中大于等于下限频率的pwm信号并从第二选频电路的输出端输出；
逻辑电路包括第一输入端、第二输入端和输出端，逻辑电路的第一输入端与第一选频电路的输出端连接，逻辑电路的第二输入端与第二选频电路的输出端连接；逻辑电路用于选择pwm信号中预设频率范围内的pwm信号并从逻辑电路的输出端输出；其中，预设频率范围介于上限频率和下限频率之间。
可选地，第一选频电路包括第一振荡器、第一触发器、第一电阻和第一电容；第二选频电路包括第二振荡器、第二触发器、第二电阻和第二电容；
第一振荡器的第一输入端与第一选频电路的输入端连接，第一振荡器的第二输入端接入电源信号，第一振荡器的第三输入端通过第一电阻与电源信号连接，第一振荡器的第三输入端通过第一电容接地；
第二振荡器的第一输入端与第二选频电路的输入端连接，第二振荡器的第二输入端与电源信号连接，第二振荡器的第三输入端通过第二电阻与电源信号连接，第二振荡器的第三输入端通过第二电容接地；
第一触发器的第一输入端与第一振荡器的输出端连接，第一触发器的第二输入端与第一振荡器的第一输入端连接，第一触发器的第三输入端与第四输入端连接后接入电源信号，第一触发器的输出端与第一选频电路的输出端连接；
第二触发器的第一输入端与第一触发器的第四输入端连接，第二触发器的第二输入端与第一触发器的第二输入端连接，第二触发器的第三输入端与第四输入端连接后接至第二振荡器的输出端，第二触发器的输出端与第二选频电路的输出端连接。
可选地，上限频率f1由第一电阻r1和第一电容c1确定，且f1＝1/(r1*c1)。
可选地，下限频率f2由第二电阻r2和第二电容c2确定，且f1＝1/(r2*c2)。
可选地，逻辑电路包括与非门；与非门的第一输入端作为逻辑电路的第一输入端，与非门的第二输入端作为逻辑电路的第二输入端，与非门的输出端作为逻辑电路的输出端。
可选地，第一触发器和/或第二触发器为d型触发器。
可选地，第一振荡器和/或第二振荡器为单稳态多谐振荡器。
第二方面，本实用新型实施例还提供一种电机控制器，其特征在于，包括如上述第一方面任一所述的pwm信号选择电路、控制模块和隔离电路；
控制模块用于产生pwm信号；
隔离电路与控制模块连接，隔离电路用于对pwm信号进行隔离；隔离电路与pwm信号选择电路连接，隔离电路用于将隔离后的pwm信号传输至pwm信号选择电路。
可选地，隔离电路包括数字隔离器；数字隔离器的输入端与控制模块的输出端连接；数字隔离器的输出端与第一选频电路的输入端连接，以及与第二选频电路的输入端连接。
本实用新型实施例提供的pwm信号选择电路，通过设置第一选频电路、第二选频电路以及逻辑电路。第一选频电路选择pwm信号中小于等于上限频率的pwm信号并输入逻辑电路，第二选频电路选择pwm信号中大于等于下限频率的pwm信号并输入逻辑电路。本实用新型实施例使得逻辑电路能够在从低压侧传输至高压侧的pwm信号中，只允许高压侧的预设频率范围之内的pwm信号产生控制信号，解决了仅在结构设计层面或者layout层面降低发射和传导耦合干扰的信号传输路径，已无法满足高压大电流控制场合的技术问题，提高了信号传输路径的抗干扰能力，抑制了预设频率范围之外的频率信号对控制信号的干扰，以及降低了常低和常高等单电平控制信号在信号传输路径中的干扰，使得控制信号能够满足高压大电流的控制场合。
附图说明
图1位本实用新型实施例提供的一种pwm信号选择电路的结构示意图；
图2为本实用新型实施例提供的另一种pwm信号选择电路的结构示意图；
图3为本实用新型实施例提供的另一种pwm信号选择电路的结构示意图；
图4为本实用新型实施例提供的一种电机控制器的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
本实用新型实施例提供的pwm信号选择电路，可适用于新能源汽车电机控制器中。图1位本实用新型实施例提供的一种pwm信号选择电路的结构示意图，如图1所示，该pwm信号选择电路包括：第一选频电路10、第二选频电路20和逻辑电路30；
第一选频电路10包括输入端和输出端，第一选频电路10的输入端用于输入pwm信号；第一选频电路10用于选择pwm信号中小于等于上限频率的pwm信号并从第一选频电路10的输出端输出；
第二选频电路20包括输入端和输出端，第二选频电路20的输入端用于输入pwm信号；第二选频电路20用于选择pwm信号中大于等于下限频率的pwm信号并从第二选频电路20的输出端输出；
逻辑电路30包括第一输入端、第二输入端和输出端，逻辑电路30的第一输入端与第一选频电路10的输出端连接，逻辑电路30的第二输入端与第二选频电路20的输出端连接；逻辑电路30用于选择pwm信号中预设频率范围内的pwm信号并从逻辑电路30的输出端输出；其中，预设频率范围介于上限频率和下限频率之间。
在本申请中，pwm信号选择电路设置于低压侧到高压侧的信号传输路径中，更为具体地可以将pwm信号选择电路设置于高压侧，pwm可以是高频pwm信号。请参阅图1，低压侧发出的pwm信号转换为高压的pwm信号后，可将其分为两路。一路pwm信号从第一选频电路10的输入端进入第一选频电路10，第一选频电路10选择pwm信号中小于等于上限频率的pwm信号并将其从自身输出端输出至逻辑电路30的第一输入端。另一路pwm信号从第二选频电路20的输入端进入第二选频电路20，第二选频电路20选择pwm信号中大于等于下限频率的pwm信号并将其从自身输出端输出至逻辑电路30的第二输入端。进而，逻辑电路30根据自身的逻辑运算选择pwm信号中预设频率范围内的pwm信号并将其从自身输出端输出，其中，预设频率范围基于上限频率和下限频率之间，预设频率范围对应的上限频率和下限频率可以根据实际需要灵活设定。据此，逻辑电路30能够在信号传输路径的高压侧，只允许预设频率范围之内的pwm信号作为控制信号，提高了信号传输路径的抗干扰能力，抑制了预设频率范围之外的频率信号对控制信号的干扰，以及降低了常低和常高等单电平控制信号在信号传输路径中的干扰，使得控制信号能够满足高压大电流的控制场合。
作为本申请一种可能的实现方式，图2为本实用新型实施例提供的另一种pwm信号选择电路的结构示意图，如图2所示，第一选频电路10包括第一振荡器11、第一触发器12、第一电阻r1和第一电容c1；第二选频电路20包括第二振荡器21、第二触发器22、第二电阻r2和第二电容c2。
第一振荡器11的第一输入端a1与第一选频电路10的输入端连接，第一振荡器11的第二输入端a2接入电源信号vdd，第一振荡器11的第三输入端a3通过第一电阻r1与电源信号vdd连接，第一振荡器11的第三输入端a3通过第一电容c1接地；
第二振荡器21的第一输入端c1与第二选频电路20的输入端连接，第二振荡器21的第二输入端c2与电源信号vdd连接，第二振荡器21的第三输入端c3通过第二电阻r2与电源信号vdd连接，第二振荡器21的第三输入端c3通过第二电容c2接地；
第一触发器12的第一输入端b1与第一振荡器11的输出端连接，第一触发器12的第二输入端b2与第一振荡器11的第一输入端a1连接，第一触发器12的第三输入端b3与第四输入端b4连接后接入电源信号vdd，第一触发器12的输出端与第一选频电路10的输出端连接；
第二触发器22的第一输入端d1与第一触发器12的第四输入端b4连接，第二触发器22的第二输入端d2与第一触发器12的第二输入端b2连接，第二触发器22的第三输入端d3与第四输入端d4连接后接至第二振荡器21的输出端，第二触发器22的输出端与第二选频电路20的输出端连接。
请参阅图2，低压侧发出的pwm信号转换为高压的pwm信号后，可将其分为两路。一路pwm信号从第一振荡器11的第一输入端a1进入第一振荡器11，pwm信号经过第一振荡器11后从第一振荡器11的输出端进入第一触发器12的第一输入端b1，pwm信号经过第一触发器12后从第一触发器12的输出端输出至逻辑电路30的第一输入端。据此，基于第一电阻r1和第一电容c1与第一振荡器11的连接关系，pwm信号依次通过第一振荡器11和第一触发器12，第一选频电路10完成了对pwm信号中大于上限频率的频率信号的抑制，实现了对pwm信号中小于等于上限频率的pwm信号的抗干扰性选择。其中，基于第一电阻r1和第一电容c1与第一振荡器11的连接关系，可选地，上限频率f1由第一电阻r1和第一电容c1确定，且f1＝1/(r1*c1)。
另一路pwm信号从第二振荡器21的第一输入端c1进入第二振荡器21，pwm信号经过第二振荡器21后从第二振荡器21的输出端进入第二触发器22的第三输入端d3，pwm信号经过第二触发器22后从第二触发器22的输出端输出至逻辑电路30的第二输入端。据此，基于第二电阻r2和第二电容c2与第二振荡器21的连接关系，pwm信号依次通过第二振荡器21和第二触发器22，第二选频电路20完成了对pwm信号中小于下限频率的频率信号的抑制，实现了对pwm信号中大于等于下限频率的pwm信号的抗干扰性选择。其中，基于第二电阻r2和第二电容c2与第二振荡器21的连接关系，可选地，下限频率f2由第二电阻r2和第二电容c2确定，且f1＝1/(r2*c2)。
作为本申请另一种可能的实现方式，逻辑电路包括与非门；与非门的第一输入端作为逻辑电路的第一输入端，与非门的第二输入端作为逻辑电路30的第二输入端，与非门的输出端作为逻辑电路的输出端。具体地，与非门是与门和非门的叠加，有多个输入和一个输出，若输入均为高电平，则输出为低电平，若输入中至少有一个低电平，则输出为高电平。
作为本申请另一种可能的实现方式，第一触发器和/或第二触发器为d型触发器。
作为本申请另一种可能的实现方式，第一振荡器和/或第二振荡器为单稳态多谐振荡器。
为了更进一步对本申请pwm信号选择电路的工作原理详细说明，示例性地，图3为本实用新型实施例提供的另一种pwm信号选择电路的结构示意图，在图3中，第一振荡器11和第二振荡器21均为单稳态多谐振荡器，如型号为74hc123的可重复触发单稳态多谐振荡器，以及第一触发器12和第二触发器22均为d型触发器，如型号为74hc74的d型触发器，以及逻辑电路30为与非门。其中，表格1是型号为74hc123的可重复触发单稳态多谐振荡器的真值表，表格2是型号为74hc74的带置位和复位端的d型触发器的真值表，↑为上升沿，↓为下降沿，h为高电平，l为低电平，x忽略不计。在表格1中，rd、a和b均为74hc123的“input”端口，即输入端口，q和q非均为74hc123的“output”端口，即输出端口。在表格2中，s、r、cl和d均为74hc74的输入端口，q和q非均为74hc74的输出端口，对于74hc74触发器来说，当r端口和s端口均为高电平时，q端口跟随d端口。
表格1
表格2
请参阅图3，低压侧发出的pwm信号转换为高压的pwm信号后，可将其分为两路。一路pwm信号进入第一振荡器11。根据第一振荡器11的连接关系，第一振荡器11的rd＝h，a＝l。对照表格1，当第一振荡器11的rd＝h，a＝l，b端口出现上升沿时，q端口输出一个持续时间由第一电阻r1和第一电容c1设定的高电平，高电平的输出于持续时间(r1*c1)后，q端口输出变为低电平。这样，当第一振荡器11的b端口出现上升沿的间隔时间t≤r1*c1时，q端口的输出维持在高电平。第一振荡器11的q端口维持在高电平，对照表格2，第一触发器12的q端口维持在高电平，q非端口维持在低电平。当第一触发器12的q非端口维持在低电平时，逻辑电路30的输出恒定为高电平。也就是说，第一振荡器11的b端口出现上升沿的间隔时间1/t≥1/(r1*c1)，逻辑电路30的输出恒定为高电平，要想逻辑电路30的输出为低电平，则需pwm信号的频率f＜1/(r1*c1)，据此，设定了逻辑电路30输出的pwm信号的频率f＜1/(r1*c1)。
另一路pwm信号进入第二振荡器21。根据第二振荡器21的连接关系，第二振荡器21的rd＝h，a＝l。对照表格1，当第二振荡器21的rd＝h，a＝l，在b端口出现上升沿时，q端口输出一个持续时间由第二电阻r2和第二电容c2设定的高电平，高电平的输出于持续时间(r2*c2)后，q端口输出变为低电平。这样，当第二振荡器21的b端口出现上升沿的间隔时间t≥r2*c2时，q端口的输出维持在低电平。第二振荡器21的q端口维持在低电平，对照表格2，第二触发器22的q端口维持在低电平。当第二触发器22的q维持在低电平时，逻辑电路30的输出恒定为高。也就是说，第二振荡器21的b端口出现上升沿的间隔时间1/t≤1/(r2*c2)，逻辑电路30的输出恒定为高电平，要想逻辑电路30的输出为低电平，则需pwm信号的频率f＞1/(r2*c2)，据此，设定了逻辑电路30输出的pwm信号的频率f＞1/(r2*c2)。
由此可得出，只有当高压的pwm信号的频率在预设频率范围内，逻辑电路30的输出恒定为低电平，一旦出现控制信号频率异常，则逻辑电路30的输出恒定为高电平。即逻辑电路30能够在信号传输路径的高压侧，只允许频率范围在(1/(r2*c2)，1/(r1*c1))之内的pwm信号作为控制信号，提高了信号传输路径的抗干扰能力，抑制了预设频率范围之外的频率信号对控制信号的干扰，以及降低了常低和常高等单电平控制信号在信号传输路径中的干扰，使得控制信号能够满足高压大电流的控制场合。另外，通过调整第一电阻r1、第一电容c1、第二电阻r2以及第二电容c2，可以灵活地对预设频率范围的大小进行设定。
本实用新型实施例还提供一种电机控制器，图4为本实用新型实施例提供的一种电机控制器的结构示意图，该电机控制器可适用于新能源汽车中。如图4所示，该电机控制器包括如上述任一技术方案所述的pwm信号选择电路(图4中将pwm信号选择电路标记为300)、控制模块100以及隔离电路200；控制模块100用于产生pwm信号；隔离电路200与控制模块100连接，隔离电路200用于对pwm信号进行隔离；隔离电路200与pwm信号选择电路300连接，隔离电路200用于将隔离后的pwm信号传输至pwm信号选择电路300。
作为本申请可能的一种实现方式，控制模块可以是低压单片机，隔离电路包括数字隔离器；数字隔离器的输入端与控制模块的输出端连接；数字隔离器的输出端与第一选频电路的输入端连接，以及与第二选频电路的输入端连接。
在本申请中，低压侧的控制模块产生并发出pwm信号至隔离电路，隔离电路输出高压的pwm信号至pwm信号选择电路，高压的pwm信号经pwm信号选择电路抗干扰性选择，pwm信号选择电路输出预设频率范围内的控制信号至执行器。也就是说，本申请在现今对控制信号仅在结构设计层面或者layout层面降低发射和传导耦合干扰的信号传输路径的基础上，设置pwm信号选择电路，通过pwm信号选择电路对pwm信号在信号传输路径中，进行抗干扰性选择，最终将预设频率范围内的控制信号提供给执行器，提高了信号传输路径的抗干扰能力，抑制了预设频率范围之外的频率信号对控制信号的干扰，以及降低了常低和常高等单电平控制信号在信号传输路径中的干扰，提高了电机控制器运行的稳定性与可靠性。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。
1.一种pwm信号选择电路，其特征在于，包括：第一选频电路、第二选频电路和逻辑电路；
所述第一选频电路包括输入端和输出端，所述第一选频电路的输入端用于输入pwm信号；所述第一选频电路用于选择所述pwm信号中小于等于上限频率的pwm信号并从所述第一选频电路的输出端输出；
所述第二选频电路包括输入端和输出端，所述第二选频电路的输入端用于输入所述pwm信号；所述第二选频电路用于选择所述pwm信号中大于等于下限频率的pwm信号并从所述第二选频电路的输出端输出；
所述逻辑电路包括第一输入端、第二输入端和输出端，所述逻辑电路的第一输入端与所述第一选频电路的输出端连接，所述逻辑电路的第二输入端与所述第二选频电路的输出端连接；所述逻辑电路用于选择所述pwm信号中预设频率范围内的所述pwm信号并从所述逻辑电路的输出端输出；其中，所述预设频率范围介于所述上限频率和所述下限频率之间。
2.根据权利要求1所述的pwm信号选择电路，其特征在于，
所述第一选频电路包括第一振荡器、第一触发器、第一电阻和第一电容；
所述第二选频电路包括第二振荡器、第二触发器、第二电阻和第二电容；
所述第一振荡器的第一输入端与所述第一选频电路的输入端连接，所述第一振荡器的第二输入端接入电源信号，所述第一振荡器的第三输入端通过所述第一电阻与所述电源信号连接，所述第一振荡器的第三输入端通过所述第一电容接地；
所述第二振荡器的第一输入端与所述第二选频电路的输入端连接，所述第二振荡器的第二输入端与所述电源信号连接，所述第二振荡器的第三输入端通过所述第二电阻与所述电源信号连接，所述第二振荡器的第三输入端通过所述第二电容接地；
所述第一触发器的第一输入端与所述第一振荡器的输出端连接，所述第一触发器的第二输入端与所述第一振荡器的第一输入端连接，所述第一触发器的第三输入端与第四输入端连接后接入所述电源信号，所述第一触发器的输出端与所述第一选频电路的输出端连接；
所述第二触发器的第一输入端与所述第一触发器的第四输入端连接，所述第二触发器的第二输入端与所述第一触发器的第二输入端连接，所述第二触发器的第三输入端与第四输入端连接后接至所述第二振荡器的输出端，所述第二触发器的输出端与所述第二选频电路的输出端连接。
3.根据权利要求2所述的pwm信号选择电路，其特征在于，
所述上限频率f1由第一电阻r1和第一电容c1确定，且f1＝1/(r1*c1)。
4.根据权利要求2所述的pwm信号选择电路，其特征在于，
所述下限频率f2由第二电阻r2和第二电容c2确定，且f1＝1/(r2*c2)。
5.根据权利要求2所述的pwm信号选择电路，其特征在于，所述逻辑电路包括与非门；
所述与非门的第一输入端作为所述逻辑电路的第一输入端，所述与非门的第二输入端作为所述逻辑电路的第二输入端，所述与非门的输出端作为所述逻辑电路的输出端。
6.根据权利要求2所述的pwm信号选择电路，其特征在于，所述第一触发器和/或所述第二触发器为d型触发器。
7.根据权利要求2所述的pwm信号选择电路，其特征在于，所述第一振荡器和/或所述第二振荡器为单稳态多谐振荡器。
8.一种电机控制器，其特征在于，包括控制模块、隔离电路和如权利要求1-7任一所述的pwm信号选择电路；
所述控制模块用于产生所述pwm信号；
所述隔离电路与所述控制模块连接，所述隔离电路用于对所述pwm信号进行隔离；所述隔离电路与所述pwm信号选择电路连接，所述隔离电路用于将隔离后的所述pwm信号传输至所述pwm信号选择电路。
9.根据权利要求8所述的电机控制器，其特征在于，所述隔离电路包括数字隔离器；
所述数字隔离器的输入端与所述控制模块的输出端连接；所述数字隔离器的输出端与所述第一选频电路的输入端连接，以及与所述第二选频电路的输入端连接。
技术总结