本技术涉及半导体制造，具体涉及一种闪存器件的制备方法。
背景技术：
1、nord非易失闪存器件的存储区在进一步微缩过程中存储区的隔离沟槽(制备浅沟槽隔离结构(sti)的沟槽)中填充氧化层材料时易产生空洞缺陷，需要降低隔离沟槽的深度，并且同时需要维持外围逻辑区区的sti的深度不变。
2、目前，可通过cell-aa&peri-aa(存储区的有源区&存储区的有源区)分版制备或者cell-aa&peri-aa合版制备来解决上述问题(存储区浅沟槽隔离结构的深度与外围逻辑区浅沟槽隔离结构的深度不一致的问题)，其中，
3、一、通过cell-aa&peri-aa分版制备隔离沟槽，虽然可以解决存储区浅沟槽隔离结构的深度与外围逻辑区浅沟槽隔离结构的深度不一致的问题，但是需增加至少一张定制光罩，这样会导致工艺成本增加。
4、二、通过cell-aa&peri-aa合版制备sti工艺为：先在存储区和外围逻辑区的衬底表面淀积一层硬掩膜层，然后使用特殊光罩并通过干法刻蚀工艺刻蚀外围逻辑区的部分厚度的硬掩膜层，使外围逻辑区剩余厚度的硬掩膜层与存储区的硬掩膜层产生高度差，后续aa刻蚀隔离沟槽时，利用衬底的刻蚀打开时间差创造存储区浅沟槽隔离结构与外围逻辑区浅沟槽隔离结构的深度差异。但是，cell-aa&peri-aa合版制备sti工艺在外围逻辑区硬掩膜层的刻蚀阶段工艺波动较大，主要存在如下问题：
5、1)通过由工艺时长调控的外围逻辑区的硬掩膜层的干法刻蚀工艺难以精确控制硬掩膜层的剩余厚度，易使后续隔离沟槽的刻蚀深度差产生工艺波动，影响氧化层材料在隔离沟槽中的填充质量和外围逻辑区器件隔离效果；
6、2)存储区/外围逻辑区交界位置易产生分离，填充氧化层材料的sti(浅沟槽隔离结构)在cmp(化学机械研磨)工艺之后，存储区/外围逻辑区交界位置易残留氧化层材料，影响后续硬掩膜层的去除，同时增加湿法清洗阶段的杂质污染的风险；
7、3)外围逻辑区的剩余厚度的硬掩膜层作为浮栅层的研磨阻挡层，其刻蚀厚度工艺波动会影响存储区浮栅层的最终高度，存在使闪存器件的电学参数(例如sigma)增大的风险。
技术实现思路
1、本技术提供了一种闪存器件的制备方法，可以解决caa&paa合版制备sti工艺过程中，外围逻辑区隔离沟槽刻蚀深度工艺波动大、存储区浅沟槽隔离结构与外围逻辑区浅沟槽隔离结构的深度差异难以精确控制、caa&paa分版制备sti工艺过程中，制造成本较高等问题中的至少一个问题。
2、本技术实施例提供了一种闪存器件的制备方法，包括：
3、提供一衬底，所述衬底包含存储区和外围逻辑区，所述衬底表面形成有衬垫氧化层和第一硬掩膜层；
4、刻蚀去除所述外围逻辑区的第一硬掩膜层，停止在衬垫氧化层表面；
5、形成第二硬掩膜层，所述第二硬掩膜层覆盖所述存储区的第一硬掩膜层和所述外围逻辑区的衬垫氧化层，其中，所述存储区的第二硬掩膜层和所述外围逻辑区的第二硬掩膜层存在一定的高度差；
6、刻蚀所述存储区的第二硬掩膜层、第一硬掩膜层、衬垫氧化层和部分厚度的衬底以及刻蚀所述外围逻辑区的第二硬掩膜层、衬垫氧化层和部分厚度的衬底，以在所述存储区形成第一隔离沟槽以及在所述外围逻辑区形成第二隔离沟槽，其中，所述第二隔离沟槽在所述衬底中的深度大于所述第一隔离沟槽在所述衬底中的深度，并且所述第一隔离沟槽和所述第二隔离沟槽在所述衬底中的深度差大于所述存储区的第二硬掩膜层和所述外围逻辑区的第二硬掩膜层之间的高度差。
7、可选的，在所述闪存器件的制备方法中，采用高选择性干法刻蚀工艺刻蚀去除所述外围逻辑区的第一硬掩膜层并停止在衬垫氧化层表面。
8、可选的，在所述闪存器件的制备方法中，采用高选择性干法刻蚀工艺刻蚀去除所述外围逻辑区的第一硬掩膜层的过程中，采用的刻蚀气体为cf4、o2和ar，其中，气体cf4和气体o2的比例为4：1～4.2：1。
9、可选的，在所述闪存器件的制备方法中，采用高温炉管工艺形成所述第二硬掩膜层。
10、可选的，在所述闪存器件的制备方法中，在采用高温炉管工艺形成所述第二硬掩膜层的过程中，工艺温度为750℃～800℃，氮气流量为200sccm～300sccm，工艺持续时间为8h～10h。
11、可选的，在所述闪存器件的制备方法中，所述第二硬掩膜层的材质为氮化硅。
12、可选的，在所述闪存器件的制备方法中，所述存储区的第二硬掩膜层和所述外围逻辑区的第二硬掩膜层之间的高度差等于所述存储区的第一硬掩膜层的厚度。
13、可选的，在所述闪存器件的制备方法中，刻蚀所述存储区的第二硬掩膜层、第一硬掩膜层、衬垫氧化层和部分厚度的衬底以及刻蚀所述外围逻辑区的第二硬掩膜层、衬垫氧化层和部分厚度的衬底，以在所述存储区形成第一隔离沟槽以及在所述外围逻辑区形成第二隔离沟槽的步骤包括：
14、采用干法刻蚀工艺刻蚀所述存储区的第二硬掩膜层、第一硬掩膜层和所述外围逻辑区的第二硬掩膜层，其中，刻蚀气体为cf4、o2和ar，气体cf4的流量为140sccm～210sccm，气体o2的流量为35sccm～52sccm；刻蚀时长为2min～3min；
15、采用干法刻蚀工艺刻蚀所述存储区的衬垫氧化层和所述外围逻辑区的衬垫氧化层，其中，刻蚀气体为chf3、o2和ar，气体chf3的流量为120sccm～180sccm，气体o2的流量为20sccm～30sccm；刻蚀时长为20s～30s；
16、采用干法刻蚀工艺刻蚀所述存储区的部分厚度的衬底和所述外围逻辑区的部分厚度的衬底，其中，刻蚀气体为cf4、chf3、sf6、o2和ar，气体cf4的流量为50sccm～70sccm，气体chf3的流量为30sccm～40sccm，sf6的流量为70sccm～100sccm；刻蚀时长为20min～25min。
17、可选的，在所述闪存器件的制备方法中，所述第一硬掩膜层的厚度为
18、
19、可选的，在所述闪存器件的制备方法中，所述第一硬掩膜层的材质为氮化硅。
20、本技术技术方案，至少包括如下优点：
21、本技术通过caa&paa合版制备第二隔离沟槽和第一隔离沟槽，首先在存储区和外围逻辑区的衬底上形成第一硬掩膜层，然后利用衬垫氧化层作为外围逻辑区刻蚀第一硬掩膜层的刻蚀停止层，彻底去除外围逻辑区的第一硬掩膜层，可以避免第一硬掩膜层刻蚀工艺带来的厚度波动，进一步的，在存储区和外围逻辑区同时形成厚度精确可控的第二硬掩膜层，配合第一硬掩膜层，可减少后续第一/第二隔离沟槽刻蚀深度的波动，同时使得第二隔离沟槽和第一隔离沟槽之间形成稳定的深度差，同时，本技术通过caa&paa合版制备第二隔离沟槽和第一隔离沟槽不需额外增加光罩，避免了制造成本的增加。
22、此外，本技术的外围逻辑区的第二硬掩膜层后续作为外围逻辑区的浅沟槽隔离结构以及存储区浮栅层的研磨阻挡层，增大后续外围逻辑区的浅沟槽隔离结构cmp工艺和存储区浮栅层cmp工艺的工艺窗口，外围逻辑区的第二硬掩膜层的厚度精确可控有利于稳定外围逻辑区的浅沟槽隔离结构的高度以及浮栅层的工艺厚度。
1.一种闪存器件的制备方法，其特征在于，包括：
2.根据权利要求1所述的闪存器件的制备方法，其特征在于，采用高选择性干法刻蚀工艺刻蚀去除所述外围逻辑区的第一硬掩膜层并停止在衬垫氧化层表面。
3.根据权利要求1所述的闪存器件的制备方法，其特征在于，采用高选择性干法刻蚀工艺刻蚀去除所述外围逻辑区的第一硬掩膜层的过程中，采用的刻蚀气体为cf4、o2和ar，其中，气体cf4和气体o2的比例为4：1～4.2：1。
4.根据权利要求1所述的闪存器件的制备方法，其特征在于，采用高温炉管工艺形成所述第二硬掩膜层。
5.根据权利要求4所述的闪存器件的制备方法，其特征在于，在采用高温炉管工艺形成所述第二硬掩膜层的过程中，工艺温度为750℃～800℃，氮气流量为200sccm～300sccm，工艺持续时间为8h～10h。
6.根据权利要求1所述的闪存器件的制备方法，其特征在于，所述第二硬掩膜层的材质为氮化硅。
7.根据权利要求1所述的闪存器件的制备方法，其特征在于，所述存储区的第二硬掩膜层和所述外围逻辑区的第二硬掩膜层之间的高度差等于所述存储区的第一硬掩膜层的厚度。
8.根据权利要求1所述的闪存器件的制备方法，其特征在于，刻蚀所述存储区的第二硬掩膜层、第一硬掩膜层、衬垫氧化层和部分厚度的衬底以及刻蚀所述外围逻辑区的第二硬掩膜层、衬垫氧化层和部分厚度的衬底，以在所述存储区形成第一隔离沟槽以及在所述外围逻辑区形成第二隔离沟槽的步骤包括：
9.根据权利要求1所述的闪存器件的制备方法，其特征在于，所述第一硬掩膜层的厚度为
10.根据权利要求1所述的闪存器件的制备方法，其特征在于，所述第一硬掩膜层的材质为氮化硅。
