本公开的实施例大体上涉及半导体存储器装置领域。更具体来说，本公开的实施例涉及动态随机存取存储器(dram)装置中的自校准及跟踪。
背景技术：
1、存储器装置的操作速率(包含存储器装置的数据速率)随时间推移不断提高。作为存储器装置的速度提高的副作用，归因于失真所致的数据错误可能增加。例如，可能发生经传输数据之间的符号间干扰，借此先前接收的数据影响当前接收的数据(例如，先前接收的数据影响并干扰随后接收的数据)。一种校正这种干扰的方式是通过使用决策反馈均衡器(dfe)电路，所述dfe电路可经编程以抵消(即，消除、减轻或低消)信道对经传输数据的影响。
2、另外，校正经传输信号中的失真仍是重要的。一种校正失真的方式可为使用链路训练及后续再训练，其中主机装置(例如，处理器)训练dram装置与主机装置之间的双倍数据速率(ddr)接口的链路。这种链路训练/再训练包含主机装置通过ddr接口发送/接收信号，同时对接口相关参数的调整进行编程。然而，这些dram装置的ddr接口的链路训练及后续再训练时间可能相对漫长且对用户体验有负面影响。
技术实现思路
1、一方面，本公开提供一种方法，其包括：使用半导体装置自训练所述半导体装置的均衡器；在所述半导体装置处，接收用于再训练所述均衡器的条件的指示；基于所述自训练期间导出的经训练值操作所述均衡器；使用所述半导体装置确定已满足所述条件；及由所述半导体装置再训练所述均衡器，而无需由耦合到所述半导体装置的主机装置调用再训练。
2、另一方面，本公开进一步提供一种半导体装置，其包括：接收器，其经配置以从另一装置接收数据位且使用第一参考电压将所述数据位中的至少一些并行地锁存在第一组锁存器中并使用第二参考电压将所述数据位中的至少一些并行地锁存在第二组锁存器中；及自校准电路系统，其包括：分析电路系统，其经配置以比较相应并行锁存位以确定是否递增位计数器；平均电路系统，其包括经配置以跟踪所述分析电路系统中确定的递增的数目的位计数器，且所述平均电路系统经配置以跟踪所述分析电路系统中执行的位比较的数目；加法器/减法器电路系统，其经配置以基于所计数递增的所述数目将某一值加到当前设置或从当前设置减去所述值以产生新设置；及参考电压产生器，其用以转换所述新设置以产生所述第一参考电压。
3、又一方面，本公开进一步提供一种经配置以在存储器装置中执行自训练的自校准电路系统，其中所述自校准电路系统包括：输入，其经配置以接收从所述存储器装置处接收的单个位捕获的第一及第二经锁存位；分析电路系统，其用以比较所述第一与第二经锁存位以基于所述第一与第二经锁存位的比较确定递增第一位计数器；数字平均电路系统，其包括：所述第一位计数器，其经配置以跟踪所述分析电路系统中确定的递增的数目；及第二位计数器，其经配置以跟踪所述分析电路系统中执行的位比较的数目；加法器/减法器电路系统，其经配置以：接收指示递增值的步长信号；接收均衡器的先前设置的指示；及至少部分地基于所述步长信号、所述先前设置的所述指示及所述第一位计数器中计数的递增的所述数目将所述递增值加到所述先前设置或从所述先前设置减去所述递增值以输出新设置；以及参考电压产生器，其用以转换所述新设置以产生参考电压。
1.一种方法，其包括：
2.根据权利要求1所述的方法，其中所述半导体装置包括存储器装置。
3.根据权利要求1所述的方法，其中所述均衡器是决策反馈均衡器。
4.根据权利要求1所述的方法，其中所述条件包括自所述自训练以来已流逝的持续时间、经监测温度已超过阈值、电压已在一时间段内沿一个方向变动、经监测电压已超过电压阈值或其组合。
5.根据权利要求1所述的方法，其中再训练包括确定待在所述均衡器中使用的电压或电流电平。
6.根据权利要求1所述的方法，其中再训练包括确定待在所述均衡器中使用的抽头系数。
7.根据权利要求1所述的方法，其中自训练包括所述主机装置启动所述自训练，但所述半导体装置在没有所述主机装置监督的情况下处置所述自训练及再训练的剩余部分。
8.根据权利要求1所述的方法，其中所述条件包括只要所述再训练未被停用，所述再训练就连续的指示，且再训练包括连续再训练。
9.根据权利要求8所述的方法，其中所述连续再训练包括即使在其它存储器排活动时也再训练经停用存储器排。
10.一种半导体装置，其包括：
11.根据权利要求10所述的半导体装置，其中所述半导体装置包括存储器装置，所述另一装置包括主机装置，且所述自校准电路系统经配置以在没有来自所述主机装置的监督的情况下产生所述第一参考电压。
12.根据权利要求10所述的半导体装置，其中确定是否递增所述位计数器包括至少部分地基于所述并行锁存位的逻辑值的比较确定递增所述位计数器。
13.根据权利要求10所述的半导体装置，其中所述加法器/减法器电路系统经配置以接收指示将被加到所述当前设置或从所述当前设置减去以产生所述新设置的所述值的步长信号。
14.根据权利要求10所述的半导体装置，其中所述半导体装置包括存储器装置，所述存储器装置包括包含所述自校准电路系统的多个自校准电路系统。
15.根据权利要求14所述的半导体装置，其包括各自对应于所述多个自校准电路系统中的相应自校准电路系统的多条数据线(dq)。
16.根据权利要求10所述的半导体装置，其中所述平均电路系统包括经配置以跟踪所执行的位比较的所述数目且当位比较的所述数目达到阈值数目时输出停止信号的第二位计数器。
17.根据权利要求16所述的半导体装置，其中所述阈值数目由所述另一装置指定或者由所述半导体装置的一或多个熔丝指示。
18.一种经配置以在存储器装置中执行自训练的自校准电路系统，其中所述自校准电路系统包括：
19.根据权利要求18所述的自校准电路系统，其中所述新设置包括所述参考电压产生器经配置以将其转换成模拟电压的数字代码，且所述参考电压产生器包括经配置以基于所述数字代码选择性地输出不同电压电平作为所述参考电压的电阻梯。
20.根据权利要求19所述的自校准电路系统，其中所述自校准电路系统经配置以使用所述分析电路系统、所述数字平均电路系统及所述加法器/减法器电路系统，使用所述参考电压的所述新设置确定所述均衡器的抽头设置。
