本公开涉及半导体，尤其涉及一种半导体结构及其制作方法。
背景技术：
1、动态随机存储器(英文全称dynamic random access memory，英文简称dram)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。晶体管的栅极与字线(word line，简称wl)电连接、源极与位线(英文全称bit line，英文简称bl)电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
2、电容器与漏极之间往往通过接触结构电连接，接触结构往往容易出现断路，半导体结构的性能较差。
技术实现思路
1、鉴于上述问题，本公开实施例提供一种半导体结构及其制作方法，减少半导体结构断路。
2、根据一些实施例，本公开的第一方面提供一种半导体结构，其包括
3、衬底；
4、设置在所述衬底上的第一隔离层，所述第一隔离层具有贯穿所述第一隔离层的隔离孔；
5、设置在所述隔离孔内的第一导电结构，所述第一导电结构包括填充在所述隔离孔底部的第一部分，以及位于所述第一部分上的第二部分，且所述第二部分的至少部分外周面与所述隔离孔的内壁之间存在间隙；
6、至少填充在所述间隙内的第二导电结构。
7、在一些可能的实施例中，所述第二部分的部分外周面与所述隔离孔的部分内壁对应接触，所述第二部分剩余的所述外周面与所述隔离孔剩余的所述内壁围合形成所述间隙。
8、在一些可能的实施例中，以平行于所述衬底的表面的平面为截面，所述第一部分的截面形状为四边形，所述第二部分的截面形状为三角形，且所述三角形的两条边与所述四边形的两条边对应重合。
9、在一些可能的实施例中，所述第一部分在所述衬底上的正投影覆盖所述第二部分在所述衬底上的正投影。
10、在一些可能的实施例中，所述衬底包括多个间隔设置的有源区，所述有源区的两个端部均为第一接触区；
11、所述隔离孔具有多个，多个所述隔离孔沿第一方向间隔排布并沿第二方向间隔排布，每个所述隔离孔对应暴露与一个所述第一接触区，所述第一方向与所述第二方向交叉。
12、在一些可能的实施例中，沿所述第一方向或者沿所述第二方向，相邻的两个所述第一导电结构的所述第二部分呈中心对称分布。
13、在一些可能的实施例中，所述第二导电结构具有多个，多个所述第二导电结构与多个所述间隙一一对应，每个所述第二导电结构包括：
14、填充在所述间隙内的第一分层，所述第一分层的顶面与所述第一隔离层的顶面齐平；
15、位于所述第一隔离层、所述第二部分和所述第一分层上的第二分层。
16、在一些可能的实施例中，所述半导体结构还包括第二隔离层，所述第二隔离层设置在所述第一隔离层上且填充在相邻的所述第二分层之间。
17、在一些可能的实施例中，所述第二部分包括位于所述第一部分上的导电柱，以及覆盖所述导电柱的顶面的保护层，所述保护层的顶面与所述第一隔离层的顶面齐平，所述导电柱与所述第一部分为一体结构。
18、本公开实施例提供的半导体结构至少具有如下优点：
19、本公开实施例提供的半导体结构中，第一隔离层具有贯穿第一隔离层的隔离孔，隔离孔内设置有第一导电结构，第一导电结构包括填充在隔离孔底部的第一部分，以及位于第一部分上的第二部分，且第二部分的至少部分外周面与隔离孔的内壁之间存在间隙，第二导电结构至少填充在间隙内。第二导电结构与第一导电结构的第一部分的部分顶面接触，且与第二部分的部分侧面接触，一方面可以保证第二导电结构和第一导电结构之间的接触，避免第二导电结构和第一导电结构之间断路。另一方面可以减少第二导电结构与第一导电结构之间的接触电阻，提高半导体结构的信号传输速度。此外，通过增加间隙的深度可以增加第一导电结构与第二部分的接触面积，以便于实现第一导电结构与第二导电结构之间的接触电阻的减小。
20、根据一些实施例，本公开第二方面提供一种半导体结构的制作方法，其包括：在衬底上形成第一隔离层，所述第一隔离层具有贯穿所述第一隔离层的隔离孔；
21、在所述隔离孔内形成第一导电结构，所述第一导电结构包括填充在所述隔离孔底部的第一部分，以及位于所述第一部分上的第二部分，且所述第二部分的至少部分外周面与所述隔离孔的内壁之间存在间隙；
22、形成至少填充在所述间隙内的第二导电结构。
23、在一些可能的实施例中，在衬底上形成第一隔离层，所述第一隔离层具有贯穿所述第一隔离层的隔离孔，包括：
24、提供衬底，所述衬底包括多个间隔设置的有源区，所述有源区的两个端部均为第一接触区；
25、在所述衬底上形成第一隔离层；
26、刻蚀所述第一隔离层，形成贯穿所述第一隔离层且延伸至所述衬底的多个所述隔离孔，多个所述隔离孔沿第一方向间隔排布并沿第二方向间隔排布，每个所述隔离孔对应暴露与一个所述第一接触区，所述第一方向与所述第二方向交叉。
27、在一些可能的实施例中，在所述隔离孔内形成第一导电结构，包括：
28、在所述隔离孔内和所述第一隔离层上形成第一导电层，所述第一导电层填充满所述隔离孔，且覆盖所述第一隔离层的顶面；
29、在所述第一导电层上形成依次层叠设置的第一介质层、第二导电层和第一掩膜层；
30、去除部分所述第一掩膜层，形成多个沿所述第一方向间隔排布并沿第三方向间隔排布的多个第一凸台，其中，每个所述第一凸台在所述衬底的正投影与沿所述第一方向相邻的两个所述隔离孔均部分重合，且每个所述隔离孔与一个所述第一凸台在所述衬底的正投影部分重合，所述第三方向与所述第一方向和所述第二方向均交叉；
31、以剩余所述第一掩膜层为掩膜，刻蚀所述第二导电层、所述第一介质层和所述第一导电层，位于所述第一隔离层上的所述第一导电层形成多个间隔设置的第二凸台，位于所述隔离孔内且暴露在所述第二凸台外的所述第一导电层形成初始间隙；
32、刻蚀去除位于所述第一隔离层上的多个所述第二凸台，并沿所述初始间隙刻蚀去除部分所述第一导电层，形成所述间隙，剩余的所述第一导电层形成所述第一导电结构。
33、在一些可能的实施例中，以剩余所述第一掩膜层为掩膜，刻蚀所述第二导电层、所述第一介质层和所述第一导电层，位于所述第一隔离层上的所述第一导电层形成多个第二凸台，位于所述隔离孔内且暴露在所述第二凸台外的所述第一导电层形成初始间隙，包括：
34、以剩余所述第一掩膜层为掩膜，刻蚀去除部分所述第二导电层和部分所述第一介质层，形成多个间隔设置第三凸台，多个所述第三凸台之间暴露所述第一导电层；
35、去除剩余所述第一掩膜层，暴露所述第三凸台；
36、刻蚀去除所述第三凸台的所述第二导电层，以及暴露在所述第三凸台之间的所述第一导电层，暴露所述第三凸台的所述第一介质层，并形成所述第二凸台和所述初始间隙；
37、去除所述第三凸台的所述第一介质层。
38、在一些可能的实施例中，去除部分所述第一掩膜层，形成多个沿所述第一方向间隔排布并沿第三方向间隔排布的多个第一凸台，包括：
39、在所述第一掩膜层上形成第二介质层，并在所述第二介质层上形成第三隔离层，其中，所述第三隔离层具有多个沿第一方向延伸且沿所述第二方向间隔设置的第一沟槽，所述第一沟槽暴露所述第二介质层，且与沿所述第一方向位于同一列的所述隔离孔相对；
40、形成第三介质层、第一中间层和第四隔离层，其中，所述第三介质层填平所述第一沟槽，所述第一中间层覆盖所述第三介质层和所述第三隔离层，所述第四隔离层覆盖所述第一中间层；
41、刻蚀去除部分所述第四隔离层和部分所述第一中间层，形成多条沿所述第三方向延伸且间隔设置的第二沟槽，所述第二沟槽暴露所述第三介质层和所述第三隔离层；
42、刻蚀去除剩余的所述第四隔离层和暴露在所述第二沟槽内的所述第三隔离层，在所述第二沟槽的底部形成多个沿所述第三方向间隔排布的第一刻蚀孔，所述第一刻蚀孔暴露所述第二介质层；
43、刻蚀去除暴露在所述第一刻蚀孔的所述第二介质层和暴露在所述第二沟槽内的所述第三介质层，所述第一刻蚀孔暴露所述第一掩膜层，且所述第二沟槽暴露所述第二介质层；
44、去除剩余的所述第一中间层，暴露相邻所述第二沟槽之间的所述第三介质层和所述第三隔离层；
45、刻蚀去除剩余的所述第三隔离层，并沿所述第一刻蚀孔刻蚀所述第一掩膜层，所述第一刻蚀孔延伸至所述第一掩膜层内，且剩余的所述第三介质层形成第三凸台；
46、刻蚀去除至少部分所述第三介质层以及暴露的所述第二介质层，并沿所述第一刻蚀孔刻蚀所述第一掩膜层，所述第一刻蚀孔贯穿所述第一掩膜层，剩余的所述第二介质层形成第四凸台；
47、去除暴露在所述第四凸台之间的所述第一掩膜层，以使剩余的所述第一掩膜层形成所述第一凸台。
48、在一些可能的实施例中，形成至少填充在所述间隙内的第二导电结构，包括：
49、在所述间隙内形成第一分层，所述第一分层填平所述间隙；
50、将远离所述衬底的部分第一导电结构转换为保护层，所述保护层的底面高于所述第一分层的底面；
51、在所述第一隔离层、所述第一分层和所述保护层上形成初始层，并在所述初始层上形成层叠设置的第一叠层结构和转移层；
52、去除部分所述转移层，形成沿所述第一方向延伸且沿所述第二方向间隔设置的第一凹槽，所述第一凹槽暴露所述第一叠层结构；
53、在所述第一凹槽内和所述转移层上形成第二叠层结构；
54、去除部分所述第二叠层结构，形成沿第四方向延伸且沿所述第二方向间隔设置的第二凹槽，所述第二凹槽暴露所述转移层，所述第四方向与所述第一方向、所述第二方向和所述第三方向均交叉；
55、去除暴露在所述第二凹槽内的所述转移层，以使所述转移层形成多个沿所述第一方向间隔排布并沿所述第四方向间隔排布的第五凸台；
56、去除所述第二叠层结构，以及暴露在所述第五凸台之间的所述第一叠层结构，以使所述第一叠层结构形成多个间隔设置的第六凸台；
57、去除暴露在所述第六凸台之间的所述初始层，形成多个间隔设置的第二分层，多个所述第二分层与多个所述第一分层对应接触，所述第二分层和所述第一分层形成所述第二导电结构
58、本公开实施例提供的半导体结构的制作方法至少具有如下优点：
59、本公开实施例提供的半导体结构的制作方法，通过在第一隔离层内形成填充孔，在填充孔内形成第一导电结构，远离填充孔底部的部分第一导电结构与隔离孔的内壁之间存在间隙，并至少在间隙内填充第二导电结构，保证第二导电结构与第一导电结构之间相接触，避免第二导电结构和第一导电结构之间断路。且第二导电结构与第一导电结构的接触面积较大，可以减少第二导电结构与第一导电结构之间的接触电阻。此外，通过增加间隙的深度可以增加第一导电结构与第二部分的接触面积，以便于实现第一导电结构与第二导电结构之间的接触电阻的减小。
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第二部分的部分外周面与所述隔离孔的部分内壁对应接触，所述第二部分剩余的所述外周面与所述隔离孔剩余的所述内壁围合形成所述间隙。
3.根据权利要求2所述的半导体结构，其特征在于，以平行于所述衬底的表面的平面为截面，所述第一部分的截面形状为四边形，所述第二部分的截面形状为三角形，且所述三角形的两条边与所述四边形的两条边对应重合。
4.根据权利要求2所述的半导体结构，其特征在于，所述第一部分在所述衬底上的正投影覆盖所述第二部分在所述衬底上的正投影。
5.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述衬底包括多个间隔设置的有源区，所述有源区的两个端部均为第一接触区；
6.根据权利要求5所述的半导体结构，其特征在于，沿所述第一方向或者沿所述第二方向，相邻的两个所述第一导电结构的所述第二部分呈中心对称分布。
7.根据权利要求5所述的半导体结构，其特征在于，所述第二导电结构具有多个，多个所述第二导电结构与多个所述间隙一一对应，每个所述第二导电结构包括：
8.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括第二隔离层，所述第二隔离层设置在所述第一隔离层上且填充在相邻的所述第二分层之间。
9.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述第二部分包括位于所述第一部分上的导电柱，以及覆盖所述导电柱的顶面的保护层，所述保护层的顶面与所述第一隔离层的顶面齐平，所述导电柱与所述第一部分为一体结构。
10.一种半导体结构的制作方法，其特征在于，包括：
11.根据权利要求10所述的制作方法，其特征在于，在衬底上形成第一隔离层，所述第一隔离层具有贯穿所述第一隔离层的隔离孔，包括：
12.根据权利要求11所述的制作方法，其特征在于，在所述隔离孔内形成第一导电结构，包括：
13.根据权利要求12所述的制作方法，其特征在于，以剩余所述第一掩膜层为掩膜，刻蚀所述第二导电层、所述第一介质层和所述第一导电层，位于所述第一隔离层上的所述第一导电层形成多个第二凸台，位于所述隔离孔内且暴露在所述第二凸台外的所述第一导电层形成初始间隙，包括：
14.根据权利要求12或13所述的制作方法，其特征在于，去除部分所述第一掩膜层，形成多个沿所述第一方向间隔排布并沿第三方向间隔排布的多个第一凸台，包括：
15.根据权利要求12或13所述的制作方法，其特征在于，形成至少填充在所述间隙内的第二导电结构，包括：
