本发明属于半导体器件，尤其涉及一种纳米线集成器件、制备方法与应用。
背景技术：
1、集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件数量)方面的提升，器件的特征尺寸，也称为“几何尺寸”，随着每一代的集成电路已经越变越小。
2、提高集成电路密度可以提高集成电路的复杂性和性能。基于对于集成电路芯片高密度、高速度、低功耗的需求，集成电路越来越向高密度、高速度、低功耗方向发展。
3、芯片上的集成主要以2d为主，所有芯片和无源器件均安装在基板平面，芯片和无源器件和xy平面直接接触，基板上的布线和过孔均位于xy平面下方；电气连接：均需要通过基板(除了极少数通过键合线直接连接的键合点)。3d集成目前在很大程度上特指通过3dtsv的集成，虽然物理结构上是3d的，但是金属需要穿过多个芯片。这一点和2d集成相同，比2d集成改进的是结构上的堆叠，能够节省封装的空间，因此称之为2d+集成。无法实现真正意义上的3d集成，本发明克服了不能自组装形成3d空间晶体管架构的技术偏见，提出实现不同衬底上的独立控制的不同组分3d空间晶体管的技术结构，从而芯片单位面积上具有更高算力密度/更大算力的加速计算单元技术瓶颈和提高芯片单位面积上的存储容量，从而简化存储单元和计算单元的互联的复杂性，最终提升写读速度和计算速度，实现新架构的芯片。
技术实现思路
1、为解决现有方案集成度不高的问题，本发明提供一种高集成度晶体管及其制备工艺。
2、本发明所述一种高度集成的晶体管，其包括位于衬底上的柱状主干结构，以及从所述柱状主干结构上外延生长的一个或多个分支结构；柱状主干结构和分支结构组成树状结构。
3、在本发明的某些实施例中，柱状主干结构为纳米线。纳米线可以从衬底上通过外延生长得到。
4、在本发明的某些实施例中，柱状主干结构可以为绝缘介质材料、导电材料、高浓度掺杂的半导体材料或低浓度掺杂的半导体材料。
5、在本发明的某些实施例中，单个分支结构构成一个晶体管，该分支结构上具有高浓度掺杂的源区和漏区，以及低浓度掺杂的沟道区。此时，柱状主干结构可以为绝缘介质材料或、高浓度掺杂的半导体材料或低浓度掺杂的半导体材料。
6、在本发明的某些实施例中，源区、沟道区、漏区依次排布，构成主体部分。
7、在本发明的某些实施例中，设置为跑道式沟道，具体为，在源区和漏区之间设置隔断区，源区、隔断区、漏区形成该分支结构的主体部分；所述沟道区位于主体部分外围，优选的，沟道区包绕于主体部分。
8、在本发明的某些实施例中，两个分支结构构成一个晶体管，此时，该晶体管可能依赖柱状主干结构，或者说，柱状主干结构将成为晶体管器件的组成部分。
9、在本发明的某些实施例中，分支结构具有位于内端的低浓度掺杂区和位于外端的高浓度掺杂区；一个高浓度掺杂区构成源区，另一个高浓度掺杂区构成漏区；此时，柱状主干结构应当为低浓度掺杂的半导体介质；其与两个近端的低浓度掺杂区沟通构成沟道区。
10、在本发明的某些实施例中，分支结构具有位于内端的隔断区和位于外端的高浓度掺杂区；内端的隔断区和位于外端的高浓度掺杂区构成该分支结构的主体部分；分支结构的主体部分的外围包绕一层具有低浓度掺杂的半导体介质；两个分支结构上的低浓度掺杂的半导体介质连通；由此，一个高浓度掺杂区构成源区，另一个高浓度掺杂区构成漏区；连通低浓度掺杂的半导体介质构成沟道区。优选的，沟道区包绕于主体部分。
11、在本发明的某些实施例中，当两个分支结构上的低浓度掺杂的半导体介质通过柱状主干结构连通时，柱状主干结构须为低浓度掺杂的半导体介质；当两个分支结构通过另设的低浓度掺杂的半导体介质连通时，柱状主干结构则不作为该晶体管的一部分，其可以为任意介质。
12、作为优选的方案，上述两个分支结构上的低浓度掺杂的半导体介质通过另设的低浓度掺杂的半导体介质连通，且低浓度掺杂的半导体介质形成包绕两个分支结构主体部分的环形介质。
13、另外，当柱状主干结构为高浓度掺杂的半导体介质或为导体时，柱状主干结构可以作为晶体管的一部分，实现其上多个分支的共源或者共漏。
14、在本发明的某些实施例中，分支结构具有位于内端的低浓度掺杂区和位于外端的高浓度掺杂区；柱状主干结构和分支结构外端的高浓度掺杂区构成漏区/源区。
15、在本发明的某些实施例中，分支结构具有位于内端的隔断区和位于外端的高浓度掺杂区；内端的隔断区和位于外端的高浓度掺杂区构成该分支结构的主体部分；分支结构的主体部分的外围还具有低浓度掺杂的半导体介质；由此，柱状主干结构和分支结构外端的高浓度掺杂区构成漏区/源区低浓度掺杂的半导体介质构成沟道区。优选的，沟道区包绕于主体部分。
16、另外，当柱状主干结构为绝缘介质时，还可以通过两个分支结构进一步形成晶体管；一个分支结构具有作为源区的高浓度掺杂区，另一个分支结构具有作为漏区的高浓度掺杂区；柱状主干结构包绕一低浓度掺杂的半导体介质，并形成源漏之间的沟道区。
17、本发明还提供上述晶体管的制备方法，至少包括：(1)在衬底上生长纳米线，形成柱状主干结构；(2)在柱状主干结构上生长的分支纳米线；且在其生长的过程中改变其生长条件，调整其生长时的元素组分。其上的电极结构可以通过沉积的方式构建。
18、本发明的有益效果在于：
19、(1)现存普通晶体管(沟道宽2um，长0.18um)所占衬底面积2.8um2(宽1.14um长2.44um)，基于本发明，在相同面积下，集成度可以至少提高到144(4个树状纳米线，每个树状纳米线分别6个方向，生长6层分支)且树状纳米线可以通过缩短纳米线与纳米线间距和分支层数，不断提高集成度。
20、(2)基于集成度的提高和器件结构排版的优化，本发明从而可实现无需额外基板上的布线和过孔引线，在分支生长阶段实现3d空间不同器件连接的空间布局，无需多步构建器件层、隔离层、连接层。
21、(3)本发明通过基于生长的分支纳米线进行环栅场效应晶体管的制造步骤，利用分支纳米线同步生长的特点同时简化环栅场效应晶体管的掺杂工艺流程和制造步骤，解决单一ⅲ-ⅴ族材料制作的晶体管优缺点过于明显、综合性能较差的现象。
1.一种高度集成的晶体管，其特征在于，包括位于衬底上的柱状主干结构，以及从所述柱状主干结构上外延生长的一个或多个分支结构；柱状主干结构和分支结构组成树状结构；单个分支结构或多个分支结构组成一个晶体管。
2.根据权利要求1所述的晶体管，其特征在于，柱状主干结构为一维结构纳米线。
3.根据权利要求1所述的晶体管，其特征在于，柱状主干结构可以为绝缘介质材料、导电材料、高浓度掺杂的半导体材料或低浓度掺杂的半导体材料。
4.根据权利要求1所述的晶体管，其特征在于，单个分支结构构成一个晶体管，该分支结构上具有作为源区的高浓度掺杂区和作为漏区的高浓度掺杂区，以及作为沟道区的低浓度掺杂区。
5.根据权利要求4所述的晶体管，其特征在于，源区、沟道区、漏区依次排布，构成主体部分。
6.根据权利要求4所述的晶体管，其特征在于，在源区和漏区之间具有隔断区，源区、隔断区、漏区形成该分支结构的主体部分；所述沟道区位于主体部分的外围。
7.根据权利要求6所述的晶体管，其特征在于，沟道区包绕于隔断区。
8.根据权利要求1所述的晶体管，其特征在于，两个分支结构构成一个晶体管，其中一个分支结构具有作为源区的高浓度掺杂区，另一个分支结构具有作为漏区的高浓度掺杂区；且源区和漏区位于分支结构的外端，两个分支结构的内端具有低浓度掺杂区；两个低浓度掺杂区与柱状主干结构或外设介质组成沟道区。
9.根据权利要求1所述的晶体管，其特征在于，两个分支结构构成一个晶体管，其中一个分支结构具有作为源区的高浓度掺杂区，另一个分支结构具有作为漏区的高浓度掺杂区；且源区和漏区位于分支结构的外端，两个分支结构的内端具有隔断区；内端的隔断区和位于外端的高浓度掺杂区构成该分支结构的主体部分；分支结构的主体部分的外围还包绕一层低浓度掺杂的半导体介质；两个分支结构上的低浓度掺杂的半导体介质连通，组成沟道区。
10.根据权利要求9所述的晶体管，其特征在于，沟道区包绕两个分支结构主体部分。
11.根据权利要求1所述的晶体管，其特征在于，柱状主干结构为高浓度掺杂的半导体介质或导体介质，柱状主干结构为晶体管的一部分，实现其上多个分支的共源或者共漏。
12.根据权利要求1所述的晶体管，其特征在于，柱状主干结构为绝缘介质，两个分支结构形成晶体管；一个分支结构具有作为源区的高浓度掺杂区，另一个分支结构具有作为漏区的高浓度掺杂区；柱状主干结构包绕低浓度掺杂的半导体介质，并形成源漏之间的沟道区。
13.如权利要求1所述的晶体管的制备方法，其特征在于，至少包括：(1)在衬底上生长纳米线，形成柱状主干结构；(2)在柱状主干结构上生长的分支纳米线；且在其生长的过程中改变其生长条件，调整其生长时的元素组分。
