本发明涉及半导体，具体涉及一种高压半导体器件及其制造方法。
背景技术：
1、金属-氧化物-半导体场效应晶体管（mos）是半导体制造中的最基本器件，广泛适用于各种集成电路中，且根据载流子以及制作时的掺杂类型不同，分为nmos晶体管和pmos晶体管。
2、在高压半导体器件的制作过程中，在栅极和漏极之间增加了一个浅槽隔离结构，以增加漏极与源极之间的长度，提高高压半导体器件的源漏击穿电压bvd。如此设置，虽然能够增加源漏击穿电压，但是由于浅槽隔离结构sti的存在，使得载流子运动轨迹增加，导致高压半导体器件开启时的导通电阻ron增加，降低了器件性能。
技术实现思路
1、本发明的目的高压半导体器件及其制造方法，用于解决现有技术中高压半导体器件的源漏击穿电压和导通电阻的兼顾优化受限的问题。
2、为了实现上述目的，本发明采用的技术方案如下：
3、第一方面，本发明提供了一种高压半导体器件，其包括：
4、半导体衬底；
5、形成于所述半导体衬底内的沟道区、漏区以及形成于所述漏区中的漏极、源区以及形成于所述源区中的源极，所述漏区和所述源区为第一导电类型，所述半导体衬底和所述沟道区为第二导电类型；
6、栅极，形成于所述半导体衬底上且位于所述沟道区上方；
7、第一隔离区，形成于所述漏区中且位于所述漏极和所述栅极之间；
8、栅极电极，与所述栅极连通，用于将所述栅极与外部控制电路连接；
9、虚拟栅，一端下沉至所述第一隔离区内，另一端与所述栅极电极相连通，形成独立的mos，并使所述栅极与所述虚拟栅连接形成闭环结构；
10、功函数层，形成于所述虚拟栅表面。
11、优选地，所述虚拟栅是由形成所述栅极电极的材料向所述第一隔离区延伸并下沉至所述第一隔离区内而形成，与所述栅极电极为一整体结构。
12、优选地，所述半导体衬底表面形成有覆盖所述源极、所述栅极和所述漏极的保护层，在所述保护层上形成层间介质层，所述栅极电极包括形成于层间介质层上部的主体段以及贯穿层间介质层和保护层的延伸段；所述延伸段上端与主体段连接，所述延伸段下端与下沉至第一隔离区内的虚拟栅连接；所述栅极电极通过第一导电插塞与所述栅电连接。
13、优选地，所述功函数层自所述虚拟栅表面随所述整体结构延伸至所述栅极电极表面。
14、优选地，还包括形成于所述半导体衬底内的轻掺杂区以及形成于所述轻掺杂区上部的重掺杂区，所述轻掺杂区和所述重掺杂区为第二导电类型；所述轻掺杂区环设于所述漏区和所述源区外侧，所述重掺杂区通过第二导电插塞与接出电极连通。
15、第二方面，本发明提供了一种高压半导体器件的制造方法，其包括：
16、提供一中间半导体结构，所述中间半导体结构包括半导体衬底，所述半导体衬底中形成有沟道区、漏区以及形成于所述漏区中的漏极、源区以及形成于所述源区中的源极；所述沟道区表面形成有栅极；所述源区和所述漏区为第一导电类型，所述半导体衬底和所述沟道区为第二导电类型；所述漏区中形成有第一隔离区，所述第一隔离区位于所述漏极和所述栅极之间；
17、在所述中间半导体结构上形成覆盖所述源极、所述栅极和所述漏极的保护层，所述保护层上形成有层间介质层，刻蚀所述层间介质层形成容纳栅极电极的第一槽体，并在所述第一槽体内沉积电极材料形成所述栅极电极，所述栅极电极与所述栅极连通，用于将所述栅极与外部控制电路连接；
18、刻蚀所述层间介质层并延伸至所述第一隔离区内形成容纳槽，在所述容纳槽的槽壁形成功函数层，在所述功函数层上沉积电极材料形成虚拟栅，并使所述虚拟栅与所述栅极电极连通，形成独立的mos，所述栅极与所述虚拟栅连接形成闭环结构。
19、优选地，所述栅极电极和所述虚拟栅一体沉积形成，即先通过刻蚀，同步形成用于容纳所述栅极电极的第一槽体和用于容纳所述虚拟栅的容纳槽，所述第一槽体包括主体部以及向所述容纳槽延伸以相互连通的延伸部，所述主体部通过刻蚀形成于所述层间介质层上部，所述延伸部通过刻蚀穿过所述层间介质层和所述保护层至所述第一隔离区，所述容纳槽通过刻蚀下沉至所述第一隔离区内；然后于所述主体部、所述延伸部和所述容纳槽的内壁同步沉积形成功函数层；再于所述功函数层上同步沉积电极材料，形成所述栅极电极和所述虚拟栅。
20、优选地，还包括：在所述层间介质层和所述保护层中形成有第一导电插塞，所述第一导电插塞下端与所述栅极连通，所述第一导电插塞上端与所述栅极电极电连接。
21、优选地，还包括：向所述半导体衬底中的所述漏区和所述源区外侧进行离子注入，形成轻掺杂区，在所述轻掺杂区上表面通过离子注入的方式形成重掺杂区，所述轻掺杂区和所述重掺杂区为第二导电类型；
22、在所述层间介质层和所述保护层中形成有第二导电插塞，所述第二导电插塞下端与所述重掺杂区连通，所述第二导电插塞上端与接出电极电连接。
23、优选地，所述中间半导体结构的制造包括：
24、提供一半导体衬底；
25、在所述半导体衬底上形成阱区，所述阱区为第二导电类型；
26、刻蚀所述阱区形成浅沟槽，填充所述浅沟槽得到第一隔离区；
27、向所述第一隔离区两侧进行离子注入，形成源区和漏区，所述源区和所述第一隔离区之间保留有未进行离子注入的沟道区，所述源区和所述漏区为第一导电类型，所述沟道区为第二导电类型；
28、在所述沟道区上形成栅极，在所述源区中形成源极，在所述漏区中形成漏极。
29、本发明意想不到的有益效果如下：
30、本发明的高压半导体器件设计了独特的虚拟栅结构，所述虚拟栅一端下沉至第一隔离区内，另一端与栅极电极相连通，形成独立的mos，即独立于栅极（即主栅）外的mos。同时于虚拟栅外表面配合设置功函数层，保证了栅极（即主栅）和虚拟栅能够在同一电压条件下同步工作。这样虚拟栅和功函数层的同时设置，当给栅极一个开启电压时，与栅极连通的虚拟栅能够将漏极下方漏区的电子快速吸入至第一隔离区与漏区的界面并聚集，缩短了电子的运动轨迹，减少了电子在漏区中的传输时间，从而降低了器件的导通电阻。并且由于第一隔离区的存在，起到了提高源漏击穿电压的作用。
31、基于本发明的高压半导体器件的独特结构，使其可以通过简单的工艺流程就能制作出同时具有nmos的金属功函数层和pmos的金属功函数层，并且使得主栅结构和下沉至sti中的金属虚拟栅相连接，不会增加额外的nmos和pmos金属功函数层的光罩，并且制造工艺完全基于现有的条件就能实现，节省了工艺成本。
32、综上，本发明提供的高压半导体器件能够解决现有技术中高压半导体器件的源漏击穿电压和导通电阻的兼顾优化受限的问题。
1.一种高压半导体器件，包括：
2.根据权利要求1所述的高压半导体器件，其特征在于：所述虚拟栅（8）是由形成所述栅极电极（7）的材料向所述第一隔离区（6）延伸并下沉至所述第一隔离区（6）内而形成，与所述栅极电极（7）为一整体结构。
3.根据权利要求2所述的高压半导体器件，其特征在于：所述半导体衬底（1）表面形成有覆盖所述源极（14）、所述栅极（5）和所述漏极（4）的保护层（16），在所述保护层（16）上形成层间介质层（10），所述栅极电极（7）包括形成于层间介质层（10）上部的主体段（71）以及贯穿层间介质层（10）和保护层（16）的延伸段（72）；
4.根据权利要求2所述的高压半导体器件，其特征在于：所述功函数层（9）自所述虚拟栅（8）表面随所述整体结构延伸至所述栅极电极（7）表面。
5.根据权利要求1所述的高压半导体器件，其特征在于：还包括形成于所述半导体衬底（1）内的轻掺杂区（32）以及形成于所述轻掺杂区（32）上部的重掺杂区（33），所述轻掺杂区（32）和所述重掺杂区（33）为第二导电类型；
6.一种高压半导体器件的制造方法，其特征在于，包括：
7.根据权利要求6所述的高压半导体器件的制造方法，其特征在于，所述栅极电极（7）和所述虚拟栅（8）一体沉积形成，即先通过刻蚀，同步形成用于容纳所述栅极电极（7）的第一槽体（12）和用于容纳所述虚拟栅（8）的容纳槽（61），所述第一槽体（12）包括主体部（121）以及向所述容纳槽（61）延伸以相互连通的延伸部（122），所述主体部（121）通过刻蚀形成于所述层间介质层（10）上部，所述延伸部（122）通过刻蚀穿过所述层间介质层（10）和所述保护层（16）至所述第一隔离区（6），所述容纳槽（61）通过刻蚀下沉至所述第一隔离区（6）内；然后于所述主体部（121）、所述延伸部（122）和所述容纳槽（61）的内壁同步沉积形成功函数层（9）；再于所述功函数层（9）上同步沉积电极材料，形成所述栅极电极（7）和所述虚拟栅（8）。
8.根据权利要求6所述的高压半导体器件的制造方法，其特征在于，还包括：在所述层间介质层（10）和所述保护层（16）中形成有第一导电插塞（11），所述第一导电插塞（11）下端与所述栅极（5）连通，所述第一导电插塞（11）上端与所述栅极电极（7）电连接。
9.根据权利要求6所述的高压半导体器件的制造方法，其特征在于，还包括：向所述半导体衬底（1）中的所述漏区（3）和所述源区（13）外侧进行离子注入，形成轻掺杂区（32），在所述轻掺杂区（32）上表面通过离子注入的方式形成重掺杂区（33），所述轻掺杂区（32）和所述重掺杂区（33）为第二导电类型；
10.根据权利要求6所述的高压半导体器件的制造方法，其特征在于，所述中间半导体结构的制造包括：
