非均匀存储器阵列中的错误率管理的制作方法

专利2026-02-17  4



背景技术:

1、存储器广泛用于各种电子设备,诸如蜂窝电话、数字相机、个人数字助理、医疗电子器件、移动计算设备、非移动计算设备和数据服务器。存储器可包括非易失性存储器或易失性存储器。即使当非易失性存储器未连接至电源(例如,电池)时,非易失性存储器也允许存储和保留信息。

2、非易失性存储器的一个示例是磁阻式随机存取存储器(mram),其使用磁化来表示所存储的数据,这与使用电荷来存储数据的某些其他存储器技术相反。一般来讲,mram包括在半导体衬底上形成的大量磁存储器单元,其中每个存储器单元都代表(至少)一个数据位。通过改变存储器单元内的磁性元件的磁化方向将数据位写入存储器单元,并且通过测量存储器单元的电阻来读取位(低电阻通常表示“0”位且高电阻通常表示“1”位)。如本文所用,磁化方向为磁矩取向的方向。

3、尽管mram是一项很有前途的技术,但各种现象可能致使存储在mram中的数据出现错误。可使用纠错码(ecc)来纠正此类错误。使用ecc纠正错误可能需要大量资源并花费大量时间。在一些情况下,数据可能有太多错误,无法使用给定的ecc方案进行纠正。此类数据可能被ecc或“ue”视为不可纠正。以有效的方式管理错误的影响,以便可从存储在mram中的数据可靠且有效地生成经ecc纠正的数据是具有挑战性的。


技术实现思路



技术特征:

1.一种装置,所述装置包括:

2.根据权利要求1所述的装置,其中所述多个控制电路至少包括被配置为连接到第一阵列的第一控制电路和被配置为连接到第二阵列的第二控制电路,所述第一控制电路被配置有第一地址偏移,所述第二控制电路被配置有第二地址偏移,使得通过施加所述第一地址偏移而生成的第一偏移地址比通过施加所述第二地址偏移而生成的第二偏移地址更接近字线驱动器或位线驱动器中的至少一者。

3.根据权利要求2所述的装置,其中所述第一控制电路和所述第一阵列位于第一管芯上,并且所述第二控制电路和所述第二阵列位于第二管芯上。

4.根据权利要求2所述的装置,其中所述第一控制电路位于被配置为接合到包含所述第一阵列的第一存储器管芯的第一控制管芯上,并且所述第二控制电路位于被配置为接合到包含所述第二阵列的第二存储器管芯的第二控制管芯上。

5.根据权利要求1所述的装置,其中所述多个控制电路包括n个控制电路,所述n个控制电路各自连接到相应阵列,所述n个控制电路施加n个不同的地址偏移。

6.根据权利要求5所述的装置,其中所述n个不同的地址偏移被配置为致使在相对于字线驱动器或位线驱动器中的至少一者的不同的相应位置处读取每个阵列。

7.根据权利要求6所述的装置,其中所述n个不同的地址偏移被配置为致使在彼此相等间隔开的不同的相应位置处读取每个阵列。

8.根据权利要求1所述的装置,其中每个阵列包括多个存储体,每个存储体包括被配置为并行读取的多个模块,并且所述单独地址偏移包括字线偏移或位线偏移中的至少一者,所述字线偏移或所述位线偏移致使在公共偏移地址处读取由所述读取命令指示的存储体的每个模块。

9.根据权利要求1所述的装置,其中每个阵列包括多个存储体,每个存储体包括被配置为并行读取的多个模块,并且所述单独地址偏移致使在不同的偏移地址处读取由所述读取命令指示的存储体的不同模块。

10.根据权利要求1所述的装置,其中每个控制电路包括寄存器以存储对应的单独地址偏移。

11.一种方法,所述方法包括:

12.根据权利要求11所述的方法,其中所述多个存储器管芯包括n个存储器管芯,每个存储器管芯包括相应阵列,所述n个存储器管芯施加n个不同的地址偏移,使得从每个存储器管芯中的不同的相应位置读取所述数据的部分。

13.根据权利要求11所述的方法,其中所述读取地址由所述多个存储器管芯通过存储器控制器与所述多个存储器管芯之间的公共通信信道并行地接收。

14.根据权利要求13所述的方法,其中来自所述多个存储器管芯的所述数据的部分通过所述多个存储器管芯与所述存储器控制器之间的多个通信信道并行地发送。

15.根据权利要求11所述的方法,所述方法还包括:

16.根据权利要求11所述的方法,所述方法还包括根据存储器管芯的数量以及字线驱动器和位线驱动器相对于所述管芯中的地址的位置来选择所述相应的单独地址偏移。

17.根据权利要求16所述的方法,其中将相应的单独地址偏移施加到所述读取地址以在所述多个存储器管芯中生成多个相应的偏移地址包括在第一存储器管芯中施加不同的地址偏移以并行地读取所述第一存储器管芯的不同模块。

18.一种系统,所述系统包括:

19.根据权利要求18所述的系统,其中所述第一偏移地址位于距所述第一阵列的字线驱动器和/或位线驱动器第一距离处,所述第二偏移地址位于距所述第二阵列的字线驱动器和/或位线驱动器第二距离处,并且所述第一距离小于所述第二距离。

20.根据权利要求18所述的系统,其中所述第一阵列和所述用于施加所述第一地址偏移的装置位于第一介质中,所述第二阵列和所述用于施加所述第二地址偏移的装置位于第二介质中,并且所述ecc电路位于连接到所述第一介质、所述第二介质和附加介质的存储器控制器管芯中。


技术总结
多个控制电路被配置为单独地连接到阵列,这些阵列各自包括多个非易失性存储器单元。每个非易失性存储器单元包括可编程电阻元件。每个控制电路被配置有单独地址偏移。该多个控制电路被配置为:从存储器控制器并行地接收读取地址;将该相应的单独地址偏移施加到该读取地址以生成相应的偏移地址;从该相应的偏移地址读取数据的部分;以及将从该偏移地址读取的该数据发送到该存储器控制器以执行该数据的部分的纠错码(ECC)解码。

技术研发人员:D·侯赛梅丁,K·D·波兹达格,R·拉马努詹,N·伊里萨里
受保护的技术使用者:闪迪技术公司
技术研发日:
技术公布日:2024/12/17
转载请注明原文地址:https://xbbs.6miu.com/read-29838.html