本申请属于电子电路领域，具体涉及一种上电顺序检测装置、方法、芯片及电子设备。
背景技术：
1、在芯片电源设计中，出于功耗等因素考虑，会设计很多的电源网络(包含电压域power)，在芯片上电时出于电流峰值等因素的考虑，会将各个电源网络逐个上电。由于芯片中有些数字状态是由电压域的上电时序确定的，例如，必须power1上电以后，通过power1的逻辑去管控power2电源网络下的某些输入状态。这就要求power1必须在power2之前上电。因此，在上电过程中，需要了解芯片内部电源网络上电的顺序是否与预期的一致。
技术实现思路
1、鉴于此，本申请的目的在于提供一种上电顺序检测装置、方法、芯片及电子设备，以快速准确检测n个电压域的上电顺序。
2、本申请的实施例是这样实现的：
3、第一方面，本申请实施例提供了一种上电顺序检测装置，用于检测芯片中的n个电压域的上电顺序，n为大于等于2的整数，所述上电顺序检测装置包括：上电顺序侦测单元，每个所述上电顺序侦测单元用于连接两个电压域，以检测自身所连接的两个电压域的上电顺序；其中，每个所述上电顺序侦测单元的检测结果，用于确定所述n个电压域的上电顺序。
4、在上述实施例中，利用上电顺序侦测单元来连接两个电压域，以检测自身所连接的两个电压域的上电顺序，使得可以根据每个上电顺序侦测单元的检测结果，快速准确确定n个电压域的上电顺序。
5、结合第一方面实施例的一种可能的实施方式，所述上电顺序侦测单元包括：存储单元，所述存储单元包含两个首尾相连的反相器，每个反相器的电源端连接一个电压域，其中，根据存储单元的输出值确定自身所连接的两个电压域的上电顺序。
6、在上述实施例中，由于存储单元包含两个首尾相连的反相器，且反相器所连接的两个电压域的上电顺序不同，其存储的值也不同，因此，利用存储单元的输出值可以快速确定自身所连接的两个电压域的上电顺序。
7、结合第一方面实施例的一种可能的实施方式，所述上电顺序侦测单元包括：锁存器件，所述锁存器件两个电源端分别连接两个电压域。
8、在上述实施例中，由于锁存器件所连接的两个电压域的上电顺序不同，其存储的值也不同，因此，可以利用锁存器件来检测自身所连接的两个电压域的上电顺序。
9、结合第一方面实施例的一种可能的实施方式，所述锁存器件包括：第一反相器以及第二反相器，所述第一反相器的电源端与所述两个电压域中的一个电压域连接；所述第二反相器的电源端与所述两个电压域中的一个电压域连接，所述第二反相器的输出端与所述第一反相器的输入端连接，所述第二反相器的输入端与所述第一反相器的输出端连接；其中，所述第一反相器、所述第二反相器均包含串联的pmos管和nmos管，且pmos管的栅极和nmos管的栅极相连。
10、在上述实施例中，锁存器件包括：第一反相器以及第二反相器，且两个反相器的两个首尾相连，使得反相器所连接的两个电压域的上电顺序不同，其存储的值也不同，因此，利用上述结构的锁存器件可以快速确定自身所连接的两个电压域的上电顺序。
11、结合第一方面实施例的一种可能的实施方式，所述锁存器件包括：第一或非门和第二或非门，所述第一或非门的电源端与所述两个电压域中的一个电压域连接；所述第二或非门的电源端与所述两个电压域中的另一个电压域连接，第二或非门的第一输入端与所述第一或非门的输出端连接，所述第二或非门的输出端与所述第一或非门的第一输入端连接；其中，所述第一或非门的第二输入端以及所述第二或非门的第二输入端用于接收目标电平信号。
12、在上述实施例中，利用上述结构的锁存器件来连接两个电压域，两个电压域的上电顺序不同，其存储的值也不同，因此，利用上述结构的锁存器件可以快速确定自身所连接的两个电压域的上电顺序。
13、结合第一方面实施例的一种可能的实施方式，所述上电顺序检测装置还包括：判断单元，与每个所述上电顺序侦测单元连接，所述判断单元用于根据每个所述上电顺序侦测单元的检测结果，确定所述n个电压域的上电顺序。
14、在上述实施例中，通过进一步增加判断单元，来连接每一个上电顺序侦测单元，从而实现根据每个上电顺序侦测单元的检测结果，确定n个电压域的上电顺序。
15、第二方面，本申请实施例还提供了一种芯片，包括：n个电压域，n为大于等于2的整数；和如上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的上电顺序检测装置。
16、结合第二方面实施例的一种可能的实施方式，若n为2，所述上电顺序检测装置中的上电顺序侦测单元为存储单元，则所述芯片为存储器，所述存储单元连接的两个电压域的上电顺序与所述存储单元的初始值相关。
17、在上述实施例中，可以通过存储单元连接的两个电压域的上电顺序来控制存储单元的初始值。
18、第三方面，本申请实施例还提供了一种电子设备，包括：如第二方面实施例提供的芯片。
19、第四方面，本申请实施例还提供了一种上电顺序检测方法，包括：获取每个上电顺序侦测单元的检测结果，其中，每个上电顺序侦测单元用于检测自身所连接的两个电压域的上电顺序；根据每个上电顺序侦测单元的检测结果，确定芯片中的n个电压域的上电顺序，n为大于等于2的整数。
20、本申请的其他特征和优点将在随后的说明书阐述。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
1.一种上电顺序检测装置，用于检测芯片中的n个电压域的上电顺序，n为大于等于2的整数，其特征在于，所述上电顺序检测装置包括：
2.根据权利要求1所述的上电顺序检测装置，其特征在于，所述上电顺序侦测单元包括：
3.根据权利要求1所述的上电顺序检测装置，其特征在于，所述上电顺序侦测单元包括：
4.根据权利要求3所述的上电顺序检测装置，其特征在于，所述锁存器件包括：
5.根据权利要求3所述的上电顺序检测装置，其特征在于，所述锁存器件包括：
6.根据权利要求1-5中任一项所述的上电顺序检测装置，其特征在于，所述上电顺序检测装置还包括：
7.一种芯片，其特征在于，包括：
8.根据权利要求7所述的芯片，其特征在于，若n为2，所述上电顺序检测装置中的上电顺序侦测单元为存储单元，则所述芯片为存储器，所述存储单元连接的两个电压域的上电顺序与所述存储单元的初始值相关。
9.一种电子设备，其特征在于，包括：如权利要求7或8所述的芯片。
10.一种上电顺序检测方法，其特征在于，包括：
