本申请涉及半导体集成电路制造，具体涉及一种sgt器件及其制造方法。
背景技术：
1、sgt(spit gate trench，屏蔽栅沟槽)器件是一种沟槽式功率mosfet，其通过运用电荷平衡技术理论，在传统功率mosfet中引入额外的多晶硅场板进行电场调制，以提升器件的耐压性能并降低了导通电阻。
2、相关技术中的sgt器件的栅极形成于深沟槽中，包括位于下部的屏蔽栅和位于上部的控制栅。其中屏蔽栅位于漂移区中，在漂移区中的作用相当于体区内场板，以调节漂移区的电场。
3、但是相关技术中的sgt器件容易出现深沟槽底部电场集中的问题，漂移区耐压不足，容易出现器件击穿电压偏低和品质因子偏高的问题。
技术实现思路
1、本申请提供了一种sgt器件及其制造方法，可以解决相关技术sgt器件深沟槽底部电场集中的问题。
2、为了解决背景技术中的技术问题，本申请的第一方面提供一种sgt器件，所述sgt器件包括：半导体基底层，所述半导体基底层中形成纵向延伸的深沟槽，所述深沟槽顶端两侧的半导体基底层中形成源极掺杂区；
3、所述深沟槽中形成屏蔽栅结构；
4、所述屏蔽栅结构包括位于上部的沟槽栅多晶硅和位于下部的屏蔽栅多晶硅；
5、所述屏蔽栅多晶硅包括位于横向中间的第一屏蔽栅多晶硅，和位于所述第一屏蔽栅多晶硅横向两侧的第二屏蔽栅多晶硅；
6、所述屏蔽栅结构与所述深沟槽的侧壁之间，以及所述沟槽栅多晶硅、第一屏蔽栅多晶硅和第二屏蔽栅多晶硅之间相互形成有绝缘隔离层；
7、所述第一屏蔽栅多晶硅的上端向上超过所述第二屏蔽栅多晶硅上端，所述第一屏蔽栅多晶硅的下端向下超过所述第二屏蔽栅多晶硅下端。
8、可选地，所述第一屏蔽栅多晶硅的上端向上超过所述第二屏蔽栅多晶硅上端的距离为所述第一屏蔽栅多晶硅长度的三分之一。
9、可选地，所述第一屏蔽栅多晶硅的下端向下超过所述第二屏蔽栅多晶硅下端的距离为所述第一屏蔽栅多晶硅长度的三分之一。
10、可选地，所述第二屏蔽栅多晶硅浮空。
11、可选地，所述第一屏蔽栅多晶硅和所述第二屏蔽栅多晶硅之间相互平行，且均沿纵向方向延伸。
12、可选地，所述沟槽栅多晶硅沿横向方向延伸，所述沟槽栅多晶硅横向方向的两端与所述第二屏蔽栅多晶硅的横向端面齐平。
13、为了解决背景技术中的技术问题，本申请的第二方面提供一种sgt器件的制造方法，所述sgt器件的制造方法用于制造如本申请第一方面所述的sgt器件，该sgt器件的制造方法包括以下步骤：
14、提供半导体基底层，所述半导体基底层中形成纵向延伸的深沟槽；
15、依照所述半导体基底层的表面形貌淀积形成第一氧化层，在带有所述第一氧化层的深沟槽中形成第一屏蔽栅多晶硅；
16、刻蚀所述第一氧化层，使得剩余的第一氧化层位于所述第一屏蔽栅多晶硅的下部，所述第一屏蔽栅多晶硅超出剩余第一氧化层的部分与所述深沟槽的两侧壁之间分别形成了第一空间；
17、通过热氧化工艺氧化硅表面形成第二氧化层，在带有所述第二氧化层的第一空间中形成第二屏蔽栅多晶硅，所述第一屏蔽栅多晶硅的上端超过所述第二屏蔽栅多晶硅的上端；
18、沉积形成第三氧化层，所述第三氧化层覆盖在所述第二屏蔽栅多晶硅上和所述第一屏蔽栅多晶硅上；
19、在所述第三氧化层上制作形成沟槽栅多晶硅；
20、通过离子注入工艺在所述深沟槽的两侧形成源极掺杂区。
21、可选地，所述第一屏蔽栅多晶硅的上端向上超过所述第二屏蔽栅多晶硅上端的距离为所述第一屏蔽栅多晶硅长度的三分之一。
22、可选地，所述第一屏蔽栅多晶硅的下端向下超过所述第二屏蔽栅多晶硅下端的距离为所述第一屏蔽栅多晶硅长度的三分之一。
23、本申请技术方案，至少包括如下优点：本申请通过在第一屏蔽栅多晶硅的横向两侧形成相间隔的第二屏蔽栅多晶硅，以改善深沟槽底部电场集中的问题，从而提高漂移区的耐压。
1.一种sgt器件，其特征在于，所述sgt器件包括：半导体基底层，所述半导体基底层中形成纵向延伸的深沟槽，所述深沟槽顶端两侧的半导体基底层中形成源极掺杂区；
2.如权利要求1所述的sgt器件，其特征在于，所述第一屏蔽栅多晶硅的上端向上超过所述第二屏蔽栅多晶硅上端的距离为所述第一屏蔽栅多晶硅长度的三分之一。
3.如权利要求1所述的sgt器件，其特征在于，所述第一屏蔽栅多晶硅的下端向下超过所述第二屏蔽栅多晶硅下端的距离为所述第一屏蔽栅多晶硅长度的三分之一。
4.如权利要求1所述的sgt器件，其特征在于，所述第二屏蔽栅多晶硅浮空。
5.如权利要求1所述的sgt器件，其特征在于，所述第一屏蔽栅多晶硅和所述第二屏蔽栅多晶硅之间相互平行，且均沿纵向方向延伸。
6.如权利要求1所述的sgt器件，其特征在于，所述沟槽栅多晶硅沿横向方向延伸，所述沟槽栅多晶硅横向方向的两端与所述第二屏蔽栅多晶硅的横向端面齐平。
7.一种sgt器件的制造方法，其特征在于，所述sgt器件的制造方法用于制造如权利要求1至6中任意一项所述的sgt器件，该sgt器件的制造方法包括以下步骤：
8.如权利要求7所述的sgt器件的制造方法，其特征在于，所述第一屏蔽栅多晶硅的上端向上超过所述第二屏蔽栅多晶硅上端的距离为所述第一屏蔽栅多晶硅长度的三分之一。
9.如权利要求7所述的sgt器件，其特征在于，所述第一屏蔽栅多晶硅的下端向下超过所述第二屏蔽栅多晶硅下端的距离为所述第一屏蔽栅多晶硅长度的三分之一。
