本技术涉及振荡器，特别涉及一种时钟电路。
背景技术：
1、振荡器是通信系统的核心电路之一，在电子产品中应用范围极为广阔。张弛振荡器因线性度高，易于控制和能同时产生锯齿波和方波的特点，且广泛应用于市场。参照图3，振荡器的工作原理具体是：利用电流周期性的对电容进行充放电，从而完成振荡。传统的振荡器主要以如图3的压控振荡器为主，主要通过两个比较器设置两个电压阈值来判断输入电压的大小，从而产生振荡。压控振荡器的工作原理如下：当vdd上电时，电容电压vc为低电平，此电平经过比较器产生一个逻辑，从而控制sw1导通，sw2断开，则由pmos管m1提供的电流i1对电容c进行充电，使vc不断升高，当vc高于高位比较器阈值电压vh时，输出逻辑发生跳变，从而使sw1关断，sw2导通，即由nmos管m2提供的电流12对电容放电，使得vc不断降低，直到vc降低到低于低位比较器的阈值电压vl时，输出逻辑再次发生跳变，此时又进入充电状态，如此循环往复，实现了在电容器上输出连续不断的振荡波形。由此可知，振荡周期的决定因素包含电流i1、i2、电容c、阈值差vh、vl，因为工艺的影响，实现振荡时造成偏差的可能性会增大，导致误差加大，且这种传统的结构需要两个比较器，结构较为复杂，版图面积较大，消耗功率也较大，不利于节约成本，而且降低使用寿命。
技术实现思路
1、本实用新型的主要目的是提出一种时钟电路，旨在提高振荡器的集成度以及降低振荡器的设计成本。
2、因此，本实用新型提出一种时钟电路，所述时钟电路包括：第一开关电路、第二开关电路、充放电电路、驱动电路、控制电路和输出电路；所述第一开关电路输入端用于连接电源端，所述第一开关电路输出端分别与所述第二开关电路的输入端、控制电路的输入端、驱动电路的输入端连接，所述第一开关电路与第二开关电路之间的连接点与所述输出电路的输入端连接；所述控制电路的受控端与所述输出电路的输出端连接，所述控制电路的输出端与所述第二开关电路的输入端连接，所述控制电路的控制端分别与所述驱动电路的受控端、充放电电路的受控端连接；所述驱动电路的输出端与所述第一开关电路的输入端、第二开关电路的输入端连接；所述第二开关电路的输出端用于连接接地端；所述控制电路，用于在接入所述输出电路的低电平信号时，导通所述第一开关电路与充放电电路之间的通路，以控制所述充放电电路充电；所述驱动电路，用于在所述充放电电路的充电电压达到第一预设电压时，驱动所述第一开关电路输出低电平信号至第二开关电路和输出电路；以及，所述控制电路，还用于在接入所述输出电路的高电平信号时，断开所述第一开关电路与充放电电路之间的通路，以控制所述充放电电路放电；所述驱动电路，还用于在所述充放电电路的放电电压达到第二预设电压时，驱动所述第一开关电路输出高电平信号至第二开关电路和输出电路。
3、可选地，所述第一开关电路包括：第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第六pmos管、第七pmos管和第八pmos管；所述第一pmos管的输入端用于连接电源端，所述第一pmos管的受控端用于接入使能信号，所述第一pmos管的输出端与所述控制电路的输入端连接；所述第二pmos管的输入端用于连接电源端，所述第二pmos管的受控端用于接入使能信号，所述第二pmos管的输出端与所述控制电路的输入端连接；所述第三pmos管的输入端用于连接电源端，所述第三pmos管的受控端用于接入使能信号，所述第三pmos管的输出端与所述驱动电路的输入端连接；所述第四pmos管的输入端用于连接电源端，所述第四pmos管的受控端与所述控制电路的输入端连接，所述第四pmos管的输出端与所述驱动电路的输入端连接；所述第五pmos管的输入端用于连接电源端，所述第五pmos管的受控端与所述控制电路的输入端连接，所述第五pmos管的输出端与所述第二开关电路的输入端连接；所述第六pmos管的输入端用于连接电源端，所述第六pmos管的受控端与所述第四pmos管的输出端连接，所述第六pmos管的输出端与所述第二开关电路的输入端连接；所述第七pmos管的输入端用于连接电源端，所述第七pmos管的受控端与所述第六pmos管的输出端连接，所述第七pmos管的输出端与所述第二开关电路的输入端连接；所述第八pmos管的输入端用于连接电源端，所述八pmos管的受控端与所述控制电路的输入端连接，所述第八pmos管的输出端与所述控制电路的输入端连接。
4、可选地，所述第二开关电路包括：第一反相器、第一nmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos管；所述第一nmos管的受控端与所述第一反相器的输出端连接，所述第一nmos管的输入端与所述控制电路的输出端连接，所述第一nmos管的输出端用于连接接地端；所述第二nmos管的受控端与所述第一反相器的输出端连接，所述第二nmos管的输入端与所述控制电路的控制端连接，所述第二nmos管的输出端用于连接接地端；所述第三nmos管的受控端与所述第一nmos管的输入端连接，其相互连接点用于连接电源端，所述第三nmos管的输入端与所述控制电路的输出端连接，所述第三nmos管的输出端与所述第二nmos管的受控端连接；所述第四nmos管的受控端与所述第五pmos管的输出端连接，所述第四nmos管的输入端与所述第六pmos管的输出端连接，所述第四nmos管的输出端用于连接接地端；所述第五nmos管的受控端分别与所述第六pmos管的输出端、第七pmos管的受控端连接，所述第五nmos管的输入端分别与所述第七pmos管的输出端连接。
5、可选地，所述使能信号为第一使能信号/第二使能信号；在所述使能信号为第一使能信号时，所述第一pmos管导通、所述第二pmos管导通、所述第三pmos管导通、所述第一nmos管导通、所述第二nmos管导通、所述第五pmos管断开、所述第六pmos管断开、所述第四nmos管导通、所述第五nmos管断开、所述第七pmos管导通，所述输出电路输出高电位的时钟信号；在所述使能信号为第二使能信号时，所述第一pmos管断开、所述第二pmos管断开、所述第三pmos管断开、所述第一nmos管断开、所述第二nmos管断开、所述第八pmos管导通、所述第四pmos管导通、所述第五pmos管导通。
6、可选地，所述控制电路包括第二开关管和第三开关管；所述驱动电路包括第一开关管、第四开关管和钳位管；所述第二开关管的受控端与第三开关管的受控端连接，其相互连接点与所述输出电路的输入端连接；所述第二开关管的输出端与第三开关管的输入端连接，其相互连接点分别与所述充放电电路的输入端、所述第一开关管的受控端连接，所述充放电电路的输出端用于连接接地端；所述第二开关管的输入端与所述第八pmos管的输出端连接；所述第三开关管的输出端与所述第三nmos管的输入端连接；所述第一开关管的受控端与所述充放电电路的输入端连接，所述第四开关管的受控端与所述充放电电路的输入端连接，所述第一开关管的输入端与所述第四pmos管的输出端连接，所述第一开关管的输出端与所述钳位管的输入端连接。
7、可选地，所述控制电路，用于在接入所述输出电路的低电平信号时，断开所述第三开关管与所述第三 nmos管之间的通路，并导通所述第二开关管与所述充放电电路之间的通路，以控制所述充放电电路充电；所述驱动电路，用于在所述充放电电路的充电电压达到第一预设电压时，使所述第一开关管导通，所述第四开关管导通，所述第六pmos管导通、所述第四nmos管关断、所述第五nmos管导通、所述第七pmos管断开，并使所述第七pmos管输出低电平信号至所述输出电路。
8、可选地，所述控制电路，用于在接入所述输出电路的高电平信号时，断开所述第二开关管与所述充放电电路之间的通路，并导通所述第三开关管与所述第三 nmos管之间的通路，以控制所述充放电电路放电；所述驱动电路，用于在所述充放电电路放电时使所述第二开关管断开，所述第三开关管导通，所述第一开关管断开，所述第六pmos管断开，以及在所述充放电电路的放电电压达到第二预设电压时，使所述第四开关管断开，所述第五pmos管导通，所述第四nmos管导通，以及使所述第五nmos管断开、所述第六pmos管断开、所述第七pmos管导通、所述第五nmos管断开，并使所述第七pmos管输出高电平信号至所述输出电路。
9、可选地，所述充放电电路包括：第一电容，所述第一电容的输入端与所述第二开关管的控制端和第三开关管的控制端之间的连接点连接，且所述第一电容的输入端用于接入修调信号，所述第一电容的输出端用于连接接地端。
10、可选地，所述输出电路包括：第二反相器、第三反相器；所述第二反相器的输入端与所述控制电路的受控端连接，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端用于输出时钟信号
11、本实用新型提出一种时钟电路，包括第一开关电路、第二开关电路、充放电电路、驱动电路、控制电路和输出电路。控制电路接入输出电路的低电平信号，导通第一开关电路与充放电电路之间的通路，以控制充放电电路充电；驱动电路在充放电电路的充电电压达到第一预设电压时，驱动第一开关电路输出低电平信号至第二开关电路；控制电路接入输出电路的高电平信号，断开第一开关电路与充放电电路之间的通路，并导通第二开关电路与充放电电路之间的通路，以控制充放电电路放电；驱动电路在充放电电路的放电电压达到第二预设电压时，驱动第一开关电路输出高电平信号至第二开关电路。本实用新型提高了振荡器的集成度和降低了振荡器的设计成本。
1.一种时钟电路，其特征在于，所述时钟电路包括：第一开关电路、第二开关电路、充放电电路、驱动电路、控制电路和输出电路；
2.如权利要求1所述的时钟电路，其特征在于，所述第一开关电路包括：第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第六pmos管、第七pmos管和第八pmos管；
3.如权利要求2所述的时钟电路，其特征在于，所述第二开关电路包括：第一反相器、第一nmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos管；
4.如权利要求3所述的时钟电路，其特征在于，所述使能信号为第一使能信号/第二使能信号；
5.如权利要求3所述的时钟电路，其特征在于，所述控制电路包括第二开关管和第三开关管；所述驱动电路包括第一开关管、第四开关管和钳位管；
6.如权利要求5所述的时钟电路，其特征在于，
7.如权利要求5所述的时钟电路，其特征在于，
8.如权利要求5所述的时钟电路，其特征在于，所述充放电电路包括：
9.如权利要求1所述的时钟电路，其特征在于，所述输出电路包括：
