本发明涉及集成电路，具体涉及一种片内终结电路模块及该片内终结电路模块的数据保持方法。
背景技术：
1、在dram(动态随机存取存储器)技术中，片内终结(on-die termination,odt)技术是为了提高高速内存系统中的信号完整性而引入的一项关键技术。随着内存数据速率和频率的不断提高，信号完整性问题日益突出，因此odt功能显得尤为重要。通过利用odt技术，能够提高信号完整性，减少反射和噪声，从而优化高速数据传输。
2、dram中的odt功能通常具有两种工作模式，即同步模式和异步模式。ddr3 sdram标准(jesd79-3f)中对odt功能的同步模式和异步模式作了详细规定。同步模式通常用于对时序要求严格的高速数据传输场景，可以确保在预定的时钟周期精准地启用或禁用odt，从而避免可能的信号畸变和误码。而异步模式适用于省电模式(power down模式)。然而，当dram从这种情况退出时，odt会存在一个从异步模式到同步模式的转换过程。在该转换过程中，如后文详细描述的那样，将会出现一段未知且不稳定的状态从而产生毛刺。这种毛刺在电路中会导致dram系统的稳定性和可靠性降低。
3、本发明是为了解决上述问题而完成的，其目的在于提供一种片内终结电路模块及该片内终结电路模块的数据保持方法，从而能够避免在odt从异步模式转换为同步模式的转换过程中产生毛刺，提高dram系统的稳定性和可靠性。
技术实现思路
1、本发明涉及一种片内终结电路模块，通过执行dram的片内终结即odt来实现所需的终端电阻rtt，其特征在于，包括：同步单元，该同步单元在时钟使能信号为高且延迟锁相环打开时动作，使得所述odt工作在同步模式下；异步单元，该异步单元在所述时钟使能信号为低且所述延迟锁相环关闭时动作，使得所述odt工作在异步模式下；数据保持单元，该数据保持单元在所述odt从所述异步模式转移到所述同步模式时，从所述异步模式下最后一拍的异步数据移位到所述rtt起、到所述同步模式下第一拍的同步数据移位到所述rtt的期间内，将所述rtt处的数据保持为固定的转换区间值。
2、优选地，所述转换区间值为所述异步模式下采样得到的最后一拍的所述异步数据。
3、优选地，在所述odt从所述异步模式转移到所述同步模式的转换时刻，既对所述异步模式下最后一拍的异步数据进行采样，又对所述同步模式下第一拍的同步数据进行采样。
4、优选地，所述数据保持单元由逻辑电路实现，利用所述逻辑电路产生所述同步单元的使能信号。
5、优选地，所述同步单元包括al移位触发器和wl移位触发器，所述数据保持单元包括用于产生所述al移位触发器的使能信号的逻辑电路以及用于产生所述wl移位触发器的使能信号的逻辑电路。
6、优选地，所述数据保持单元由重置信号生成电路实现，利用所述重置信号生成电路来保持所述异步单元中的上拉电路，由此所述rtt处的数据保持为所述转换区间值。
7、优选地，所述同步单元包括al移位触发器和wl移位触发器，所述重置信号生成电路基于所述异步电路的关闭信号和所述wl移位触发器的输出信号生成重置信号，并输入到对应于所述异步电路中的上拉电路的触发器。
8、本发明还涉及一种数据保持方法，用于通过执行dram的片内终结即odt来实现所需的终端电阻rtt的片内终结电路模块，其特征在于，所述odt具有同步模式和异步模式，执行数据保持处理，以使得在所述odt从所述异步模式转移到所述同步模式时，从所述异步模式下最后一拍的异步数据移位到所述rtt起、到所述同步模式下第一拍的同步数据移位到所述rtt的期间内，将所述rtt处的数据保持为固定的转换区间值。
9、优选地，所述转换区间值为所述异步模式下采样得到的最后一拍的所述异步数据。
10、优选地，在所述odt从所述异步模式转移到所述同步模式的转换时刻，既对所述异步模式下最后一拍的异步数据进行采样，又对所述同步模式下第一拍的同步数据进行采样。
11、优选地，所述数据保持处理包括：基于在所述转换时刻采样到的所述odt的数据和所述片内终结电路模块所具有的延迟锁相环的输出信号生成使能信号，并输入到所述片内终结电路模块所具有的al移位触发器和wl移位触发器，以将所述rtt处的数据保持为固定的转换区间值。
12、优选地，所述数据保持处理包括：基于所述片内终结电路模块所具有的所述异步电路的关闭信号和所述片内终结电路模块所具有的wl移位触发器的输出信号生成重置信号，并输入到对应于所述异步电路中的上拉电路的触发器，保持所述异步电路中的上拉电路，以将所述rtt处的数据保持为固定的转换区间值。
13、本发明还涉及一种存储器，其特征在于，具备上述任一项所述的片内终结电路模块。
1.一种片内终结电路模块，通过执行dram的片内终结即odt来实现所需的终端电阻rtt，其特征在于，包括：
2.如权利要求1所述的片内终结电路模块，其特征在于，
3.如权利要求1或2所述的片内终结电路模块，其特征在于，
4.如权利要求1或2所述的片内终结电路模块，其特征在于，
5.如权利要求4所述的片内终结电路模块，其特征在于，
6.如权利要求1或2所述的片内终结电路模块，其特征在于，
7.如权利要求6所述的片内终结电路模块，其特征在于，
8.一种数据保持方法，用于通过执行dram的片内终结即odt来实现所需的终端电阻rtt的片内终结电路模块，其特征在于，
9.如权利要求8所述的数据保持方法，其特征在于，
10.如权利要求8或9所述的数据保持方法，其特征在于，
11.如权利要求8或9所述的数据保持方法，其特征在于，
12.如权利要求8或9所述的数据保持方法，其特征在于，
13.一种存储器，其特征在于，
