本发明涉及电路图设计，尤其涉及一种pcb设计中优化走线串扰的方法。
背景技术：
1、在电子产品越来越趋于多功能复杂化微型化的前提下，作为电子产品的主要部件，印刷电路板的尺寸也越来越小，使得pcb上的组件和布线不断地提高密度以因应需求，这就造成了工程师在layout布线阶段的难度和复杂程度增高，从而产生一些设计瑕疵。
2、对于高速信号的性能和可靠性要求，串扰(crosstalk)是一个需要被重视和解决的问题。串扰是指信号在传输过程中，由于电磁场的影响，使得信号之间相互干扰，信号频率越高串扰问题会更加显著。为了有效地控制串扰，pcb的设计和布局至关重要。
3、而在pcb设计中，最常面临到的就是在pcb布线中，高速信号在相邻层之间走线重叠或平行产生串扰的问题。因此，如何避免高速信号在相邻层布线重叠或平行产生串扰，是保证高速信号质量的关键之一。
4、因此，需要一种pcb设计中优化走线串扰的方法来解决上述技术问题。
技术实现思路
1、为解决上述技术问题，本发明提供的一种pcb设计中优化走线串扰的方法，包括如下步骤：
2、步骤一：选择需要检查的信号或选择若干根信号并组成信号组；
3、步骤二：选择需要检查的层别；
4、步骤三：设置走线要求；其中，包括设置允许平行最大长度；
5、步骤四：读取pcb设计图，并获取pcb设计图中各走线线段的位置、角度以及实际平行最大长度；
6、步骤五：对各走线线段进行不合规筛选；抽取信号或信号组在需要检查的层别里传播的走线线段，比对是否有不满足走线要求的违规线路；
7、步骤六：通过各走线线段的位置、角度，获取违规线路的布线修改空间；
8、步骤七：评估布线修改空间是否满足标准10度波纹走线；若满足，则采用标准10度波纹走线重新对违规信号线路进行自动布线修改；
9、步骤八：评估布线修改空间是否满足任意角度波纹走线；若满足，则按照实际修改空间，计算出对应的走线角度和波纹线段长度进行自动布线修改；
10、步骤九：评估布线修改空间若无法满足标准10度波纹走线和任意角度波纹走线，则转入人工布线修改。
11、作为更进一步的解决方案，步骤二中，选择需要检查的层别包括单层模式、双层模式和多层模式；其中，单层模式的布线修改范围为单层，双层模式的布线修改范围为单层或双层，多层模式的布线修改范围为单层、双层或多层。
12、作为更进一步的解决方案，在步骤三中，允许平行最大长度为200mil。
13、作为更进一步的解决方案，在步骤七中，标准10度波纹走线通过如下步骤进行设置：
14、获取违规线路的起始点和结束点；
15、将原有违规线路从起始点的基础上顺时针或逆时针旋转10度，截取允许平行最大长度的走线线段进行保留；
16、在上一段截取的走线线段基础上，将原有违规线路在上一段走线线段末端处反向旋转10度，截取下一段允许平行最大长度的走线线段进行保留；
17、重复旋转截取步骤，直至到达结束点，得到标准10度波纹走线。
18、作为更进一步的解决方案，在步骤八中，任意角度波纹走线通过如下步骤进行设置：
19、获取违规线路的起始点和结束点；
20、获取布线修改空间的边界线；
21、将原有违规线路从起始点的基础上顺时针或逆时针旋转，直至接触到布线修改空间的边界线，截取允许平行最大长度及以下且在布线修改空间内的走线线段进行保留；
22、在上一段截取的走线线段基础上，将原有违规线路在上一段走线线段末端处反向旋转，，直至接触到布线修改空间的边界线，截取下一段允许平行最大长度及以下且在布线修改空间内的走线线段进行保留；
23、重复旋转截取步骤，直至到达结束点，得到任意角度波纹走线。
24、作为更进一步的解决方案，当布线修改范围为双层或多层时，还将各层的违规线路合并至同一临时层别中，并对各违规线路进行自动布线修改，完成自动布线修改后，将各修改后的走线线段进行分离，并重新放置入修改前所在的层别中。
25、作为更进一步的解决方案，步骤七和步骤八中，通过不同颜色对布线修改进行显示；
26、在步骤九中，还对违规线路进行高亮显示并跳转至对应位置。
27、作为更进一步的解决方案，在步骤三中，走线要求还包括设置允许最小线间距，在布线修改完成后，更新pcb设计图并获取各走线线段的实际最小线间距。
28、作为更进一步的解决方案，在步骤三中，允许最小线间距为1mil或线宽的三倍。
29、作为更进一步的解决方案，在步骤9后，还筛选不满足允许最小线间距的违规线路，并通过如下步骤进行自动布线修改：
30、获取不满足允许最小线间距的违规线路和违规线路起始点和结束点；
31、获取布线修改空间的边界线；
32、将不满足允许最小线间距的违规线路向外平移，直至达到允许最小线间距；
33、判断平移后的走线线段是否超出布线修改空间的边界线；
34、若超出，则转入人工布线修改；若未超，则保留平移后的走线线段；
35、将违规线路起始点和平移后的走线线段的起始点连接，将违规线路结束点和平移后的走线线段的结束点连接，完成自动布线修改。
36、与相关技术相比较，本发明提供的一种pcb设计中优化走线串扰的方法具有如下有益效果：
37、本发明通过以下步骤实现对走线串扰的优化：选择需要检查的信号或信号组和层别，设置走线要求，读取pcb设计图并获取各走线线段的位置和角度，筛选不合规的走线线段，确定违规线路的布线修改空间，并根据修改空间进行自动或人工布线修改。本方法通过优化信号线路设计，有效改善了高速信号在相邻层平行或重叠布线时产生的串扰问题，从而提高了pcb设计的可靠性和性能，降低了板卡设计成本和物料成本，同时使得pcb设计更加灵活。
1.一种pcb设计中优化走线串扰的方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的一种pcb设计中优化走线串扰的方法，其特征在于，在步骤二中，选择需要检查的层别包括单层模式、双层模式和多层模式；其中，单层模式的布线修改范围为单层，双层模式的布线修改范围为单层或双层，多层模式的布线修改范围为单层、双层或多层。
3.根据权利要求1所述的一种pcb设计中优化走线串扰的方法，其特征在于，在步骤三中，允许平行最大长度为200mil。
4.根据权利要求1所述的一种pcb设计中优化走线串扰的方法，其特征在于，在步骤七中，标准10度波纹走线通过如下步骤进行设置：
5.根据权利要求2所述的一种pcb设计中优化走线串扰的方法，其特征在于，在步骤八中，任意角度波纹走线通过如下步骤进行设置：
6.根据权利要求4和5任一所述的一种pcb设计中优化走线串扰的方法，其特征在于，当布线修改范围为双层或多层时，还将各层的违规线路合并至同一临时层别中，并对各违规线路进行自动布线修改，完成自动布线修改后，将各修改后的走线线段进行分离，并重新放置入修改前所在的层别中。
7.根据权利要求1所述的一种pcb设计中优化走线串扰的方法，其特征在于，步骤七和步骤八中，通过不同颜色对布线修改进行显示；在步骤九中，还对违规线路进行高亮显示并跳转至对应位置。
8.根据权利要求1所述的一种pcb设计中优化走线串扰的方法，其特征在于，在步骤三中，走线要求还包括设置允许最小线间距，在布线修改完成后，更新pcb设计图并获取各走线线段的实际最小线间距。
9.根据权利要求8所述的一种pcb设计中优化走线串扰的方法，其特征在于，在步骤三中，允许最小线间距为1mil或线宽的三倍。
10.根据权利要求8所述的一种pcb设计中优化走线串扰的方法，其特征在于，在步骤9后，还筛选不满足允许最小线间距的违规线路，并通过如下步骤进行自动布线修改：
