本发明涉及mcu自检，具体涉及一种适用于提高mcu自检覆盖率的方法及系统。
背景技术：
1、随着智能化时代的迅猛发展，mcu类芯片在消费、工业控制、新能源汽车等领域的应用日益广泛。鉴于不同应用领域对mcu类芯片提出的具体需求，芯片安全自检已成为工业控制及车规应用中不可或缺的重要指标。鉴于这些领域对产品生命周期的高要求及复杂的应用环境，芯片在使用过程中可能面临过应力损伤的风险。因此，提升芯片的安全自检能力对于增强其风险可控性至关重要，从而确立了芯片安全自检能力作为评估mcu类芯片可靠性与安全性的核心指标之一。
2、现有技术及面临的问题分析，目前，厂商主要聚焦于cpu、ram、rom、flash、otp以及数模外设等关键部分的功能自检。这一策略源自mcu类产品作为通用型可编程器件的特性，其用户应用场景高度多样化。在实现自检过程中，厂商需权衡自检信号对外围电路可能产生的影响，并考虑自检激励的生成方式。例如，对于pwm、adc等常用模块，由于技术限制，往往难以实现全面的片内回环自检，或仅能进行部分功能的自检。
3、当前，大多数mcu类应用领域的用户更加关注于自身方案的实施与效果。在考虑芯片安全自检时，他们往往面临额外的硬件配置需求，这无疑增加了用户方案的成本与设计复杂度。在程序开发阶段，用户通常更侧重于系统级应用的实现，而mcu安全自检程序的加入则可能提升项目开发的难度，且自检的覆盖率难以得到全面保障。
技术实现思路
1、针对现有技术的不足，本发明公开了一种适用于提高mcu自检覆盖率的方法及系统，通过集成数字、模拟信号矩阵开关控制器，利用cpu配置寄存器实现片内模块信号互连自检，不影响外围电路。旨在提升自检测试覆盖率和精度，降低板级硬件配置，简化软件开发。
2、本发明通过以下技术方案予以实现：
3、第一方面，本发明提供了一种适用于提高mcu自检覆盖率的方法，包括以下步骤：
4、评估mcu模块特性与功能，结合自检要求，设定输入输出向量，同时选择自检组合模块；
5、进入自检环节，上电复位完成，bootrom跳转至flash自检程序，测试各自检组合模块；
6、配置x-bay，启动各分组模块输入输出测试及组合测试，配置回环模式，启动回环测试；
7、配置外部模拟通道选择开关电路，启动adc与dac之间以及与其他模拟通道的组合测试；
8、自检结束，通过串口获取包括pass和fail的测试结果。
9、更进一步的，所述方法中，记录测试和失效数据，然后进行测试结果的判定，包括pass和fail两种结果。
10、更进一步的，所述方法中，测试各自检组合模块的具体内容涵盖以下几个方面：首先，进行cpu和cla指令的详细测试，以确保其功能的正确性和稳定性；其次，对ram、rom以及flash等存储模块进行严格的测试，验证其读写性能及数据完整性；最后，还需进行timer、watchdog以及dma等关键模块的测试，以保障系统时间准确性、系统监控的有效性以及数据传输的高效性。
11、更进一步的，所述方法中，配置x-bay具体为：配置x-bay环境：按标准配置x-bay系统，确保组件及接口正确初始化。gpi 0测试：启动gpi 0分组输入输出测试，验证数据输入输出功能，包括信号完整性、传输延迟及错误率等。gpi 0与clb、xint测试：联合测试gpi 0、clb及xint，模拟应用场景检验协同工作能力。pwm与cap、qep、sdfm测试：组合测试pwm与cap、qep、sdfm，验证pwm在复杂控制场景下的表现及协同工作能力。scia/b与spia/b测试：完成scia/b与spia/b组合测试，评估系统通信能力，验证兼容性、稳定性及数据传输效率。
12、更进一步的，所述方法中，配置回环模式，在系统配置阶段设置通信接口为回环模式，验证接口功能。启动多种接口回环测试fsi回环测试：验证fsi接口在安全场景下的数据传输与响应能力。can回环测试：评估can网络通信性能与可靠性。lin回环测试：检验lin总线在低成本、低速通信场景下的数据传输效率与稳定性。i2c回环测试：验证i2c总线通信质量。pmbus回环测试：评估pmbus在电源管理系统中的数据传输能力、命令响应速度及系统监控功能。
13、更进一步的，所述方法中，启动adc（模数转换器）与dac（数模转换器）之间以及与其他模拟通道的组合测试，具体步骤包括：精确设定io配置外部模拟通道选择开关电路，确保测试路径准确可靠。启动adc与dac组合测试，验证协同工作能力和性能。进行adc与ldo、ref组合测试，评估稳定性和精度。进行dac与comp、pga组合测试，检验输出信号性能，确保模拟信号链路完整准确。
14、第二方面，本发明提供了一种适用于提高mcu自检覆盖率的系统，所述系统用于实现第一方面所述的适用于提高mcu自检覆盖率的方法，包括
15、内核cpu，用于实现芯片自检系统控制与测试数据处理判断；
16、存储器，包括ram和otp，其中ram为cpu运行提供数据缓存空间，otp区是自检程序运行区；
17、数字信号矩阵开关控制器，用于实现数字端口与端口信号、内部数字信号互连可编程矩阵开关；
18、模拟信号矩阵开关控制器，用于实现模拟端口与端口信号、内部模拟信号互连可编程矩阵开关；
19、模拟外设，包括adc、dac、comp、pga和ldo；
20、数字外设，包括pwm、cap、qep、gpio、sci、spi、can、lin和i2c。
21、更进一步的，在进行模拟外设配置的互联过程中，需确保以下连接准确无误：dac（数模转换器）的输出端应直接连接至adc（模数转换器）的输入端；同时，dac的输出还需连接到comp（比较器）的输入端；此外，ldo（低压差线性稳压器）的输出端应准确无误地连接至adc的输入端；最后，ref（参考电压源）的输出端也应连接至adc的输入端，以确保系统稳定运行和数据的准确转换。
22、更进一步的，在进行数字外设配置的互联过程中，应确保以下连接准确无误：pwm输出端口应精准对接至cap输入端口。pwm输出端口也需准确连接至qep输入端口。a组gpio端口需准确无误地与b组gpio端口相连接。scia应与scib进行互连。spia与spib也应进行准确无误的互联操作。
23、更进一步的，通过内核cpu外设总线配置寄存器进入自检模式，随后执行操作以断开端口与外围板级电路的连接。接下来，配置数字信号矩阵开关寄存器和模拟信号矩阵开关控制器，以实现片内外设之间的有效互连。
24、本发明的有益效果为：
25、本发明模块具备高度的自检灵活性、可靠性及广泛的覆盖率。其独特之处在于，无需依赖额外的外围硬件电路支持，即可实现单芯片自检功能，且此自检过程完全不影响外围电路的正常运行。本发明通过实现片内软硬件的高度集成，显著增强了芯片的可靠性与安全性，并有效降低了用户的开发难度。
26、本发明在片内集成了数字信号矩阵开关控制器与模拟信号矩阵开关控制器，并允许通过cpu配置寄存器来实现片内模块之间的信号互连自检。这一过程不仅实现了对片内模块的全面检测，提高了自检测试的覆盖率与检测精度，还极大地减少了用户对于板级硬件的配置需求，从而进一步简化了软件开发的复杂性。
1.一种适用于提高mcu自检覆盖率的方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种适用于提高mcu自检覆盖率的方法，其特征在于，所述方法中，记录测试和失效数据，然后进行测试结果的判定。
3.根据权利要求1所述的一种适用于提高mcu自检覆盖率的方法，其特征在于，所述方法中，测试各自检组合模块具体是，进行cpu和cla指令测试，进行ram、rom和flash的测试，进行timer、watchdog和dma的测试。
4.根据权利要求1所述的一种适用于提高mcu自检覆盖率的方法，其特征在于，所述方法中，配置x-bay，启动gpi 0分组输入输出测试，进行gpi 0与clb和xint组合测试，pwm与cap、qep和sdfm组合测试，进行scia/b与spia/b组合测试。
5.根据权利要求1所述的一种适用于提高mcu自检覆盖率的方法，其特征在于，所述方法中，配置回环模式，启动fsi、can、lin、i2c和pmbus回环测试。
6.根据权利要求1所述的一种适用于提高mcu自检覆盖率的方法，其特征在于，所述方法中，启动adc与dac之间以及与其他模拟通道的组合测试具体是，通过io配置外部模拟通道选择开关电路，启动adc与dac组合测试，以及adc与ldo和ref组合测试，dac与comp和pga组合测试。
7.一种适用于提高mcu自检覆盖率的系统，所述系统用于实现如权利要求1-6任一项所述的适用于提高mcu自检覆盖率的方法，其特征在于，包括
8.根据权利要求7所述的一种适用于提高mcu自检覆盖率的系统，其特征在于，进行模拟外设配置互联时，dac输出连接至adc输入，dac输出连接comp输入，ldo输出连接至adc输入，ref输出连接至adc输入。
9.根据权利要求7所述的一种适用于提高mcu自检覆盖率的系统，其特征在于，进行数字外设配置互联时，pwm输出连接至cap输入，pwm输出连接至qep输入，a组gpio输入输出连接至b组gpio输入输出，scia与 scib互连，spia与spib互连。
10.根据权利要求7所述的一种适用于提高mcu自检覆盖率的系统，其特征在于，通过内核cpu外设总线配置寄存器进入自检模式断开端口与外围板级电路连接，配置数字信号矩阵开关寄存器和模拟信号矩阵开关控制器，实现片内外设互连。
