本发明涉及集成电路，具体涉及一种基于ate设备的集成电路拉偏测试方法及系统。
背景技术：
1、在集成电路进入市场之前，必须在自动测试设备（ate）上对晶圆（cp）和成品（ft）进行测试。传统的ate测试通常在常温或极端温度条件下，使用标准电源电压和时钟频率对集成电路进行评估。然而，这种方法无法全面覆盖所有可能的电压和时钟频率组合，因此无法确定集成电路在这些组合下的正常工作边界条件。在可靠性测试的老化试验中，老化前后仅通过在ate设备上对成品（ft）进行测试，只能判断芯片是否能在标准电源电压和时钟频率下正常工作，而无法了解在不同电压条件下集成电路能承受的最高时钟频率，以及老化前后最高时钟频率的退化情况。
2、在现有的技术中，存在一些问题，这些问题在申请号为cn202410510482.9的专利申请中得到了一定的体现。该专利申请所描述的方法主要集中在对集成电路的测试技术上，然而，它仅仅提供了一种测试方法，这种方法在实际应用中存在一定的局限性。具体来说，该方法无法全面覆盖所有可能的电压和时钟频率组合，因此在测试过程中无法确保芯片在各种极端条件下的正常工作能力。
3、由于该方法未能考虑到不同电压和时钟频率组合对芯片性能的影响，因此在实际应用中，芯片在极限电压和时钟频率下的表现无法得到充分的验证。这意味着，尽管该方法可以在一定程度上测试芯片的功能，但在极端工作条件下，芯片是否能够保持稳定和可靠的工作状态仍然是一个未知数。这种局限性可能会导致在实际应用中出现一些不可预见的问题，从而影响整个系统的稳定性和可靠性。
技术实现思路
1、针对现有技术的不足，本发明公开了一种基于ate设备的集成电路拉偏测试方法及系统，用于解决上述问题。
2、本发明通过以下技术方案予以实现：
3、第一方面，本发明提供了一种基于ate设备的集成电路拉偏测试方法，包括以下步骤：
4、上位机通过gpib与ate设备连接，启动上位机软件，启动相应的测试项目；
5、控制ate设备进行电压拉偏测试，得到芯片的最低和最高运行电压，同时进行频率拉偏测试，得到芯片最高运行频率；
6、在芯片最低和最高运行电压的之间选取固定的电压步进值进行频率拉偏测试；
7、根据拉偏的结果绘制组合拉偏二维结果图，得到芯片的最佳工作电压和频率范围。
8、更进一步的，所述方法中，进行电压拉偏时，包括以下步骤：
9、ate设备为被测器件按集成电路数据手册提供标称值的输入时钟频率和电源电压；
10、ate设备给被测器件提供测试向量，运行测试向量，判断被测器件测试结果；
11、若测试结果为通过，上位机将指导ate设备逐渐降低电源电压，重复测试步骤，直至结果为不通过，以确定集成电路的最低工作电压并记录下来；
12、上位机逐渐增加ate设备的电源电压，重复测试步骤直至失败，记录集成电路的最大运行电压。
13、更进一步的，所述方法中，频率拉偏时，包括以下步骤：
14、ate设备为被测器件按集成电路数据手册提供标称值的输入时钟频率和电源电压；
15、ate设备给被测器件提供测试向量，运行测试向量，判断被测器件测试结果；
16、若测试结果为通过，上位机将逐渐提高ate设备的输入时钟频率，重复测试步骤直至结果失败，然后计算并记录该输入时钟频率下集成电路的最大工作频率。
17、更进一步地，在实施所述方法的过程中，当进行组合拉偏操作时，会同时利用上位机来操控自动测试设备（ate），确保在集成电路的最低运行电压到最高运行电压的整个范围内，对每一个电压点都进行频率拉偏操作。这一过程有助于全面评估集成电路在不同电压条件下的性能表现。
18、更进一步地，在绘制组合拉偏二维图的过程中，上位机扮演着至关重要的角色，负责生成集成电路电源电压与时钟频率边界条件的二维结果图。在这个图中，x轴代表不同的电压值，而y轴则代表不同的频率值。为了直观地展示测试结果，符合测试标准pass的结果会被以绿色标记，而未通过测试标准fail的结果则会被以红色标记。通过这种方式，可以清晰地看到集成电路在不同电源电压和时钟频率组合下的边界条件。
19、更进一步地，在进行组合拉偏的过程中，上位机软件还具备根据测试结果自动调整测试参数的功能。具体来说，上位机软件会根据前一次的测试结果，动态地调整电压和频率的步进值。这种自适应的调整机制可以提高测试的效率和准确性，确保在最短的时间内找到集成电路的性能极限。
20、更进一步地，在整个测试过程中，上位机软件会实时记录每个测试点的电压、频率以及测试结果数据。这些数据不仅包括了测试过程中的瞬时值，还包括了最终的测试结果。所有这些数据都会被保存在一个数据库中，便于后续的分析和查询。通过这种方式，可以确保测试数据的完整性和可追溯性，为集成电路的性能评估和故障诊断提供有力的数据支持。
21、第二方面，本发明提供了一种基于ate设备的集成电路拉偏测试系统，所述系统用于实现第一方面所述的一种基于ate设备的集成电路拉偏测试方法，包括
22、上位机:连接gpib与ate设备，操作其进行电压和频率的拉偏测试，评估被测器件，并记录、统计结果，生成二维结果图；
23、ate设备：提供偏置电源和时钟信号给被测器件dut，输入测试向量，并评估结果以确认器件功能正常；
24、被测器件dut：用于在ate设备提供拉偏的电源电压，拉偏的输入时钟下运行测试向量，输出测试结果给ate设备。
25、更进一步地，本系统还包括一个数据库模块，该模块的主要功能是用于存储和管理测试数据。这个数据库模块与上位机软件紧密相连，能够实时接收并保存每个测试点的电压、频率以及测试结果数据。不仅如此，该数据库模块还具备强大的历史测试数据查询和分析功能，用户可以通过这个功能轻松地查找和分析过去的测试数据，从而更好地了解设备的性能和历史表现。
26、更进一步地，本系统还包括一个用户界面模块，该模块与上位机软件紧密相连，用于展示测试过程中的实时数据和二维结果图。用户界面模块的设计非常人性化，提供了丰富的交互功能，允许用户根据自己的需求和喜好，灵活地调整电压和频率的步进值。此外，用户还可以通过这个模块选择不同的测试项目和条件，以满足各种不同的测试需求。这样的设计不仅提高了测试的灵活性和便捷性，还大大提升了用户体验。
27、本发明的有益效果为：
28、本发明提供了一种有效的方法，能够精确地确定集成电路在正常工作条件下的最低和最高电源电压阈值。此外，它还能识别出集成电路能够承受的最大时钟频率，以及在特定电源电压和时钟频率组合下的最高工作极限。通过这种方法，我们可以详细探测到集成电路在电源电压和时钟频率方面的性能边界。
29、进一步地，本发明还能够揭示集成电路在电压和频率方面的冗余情况，即在超出正常工作范围的情况下，集成电路仍能保持稳定运行的能力。这种冗余情况的探测对于评估集成电路的可靠性和设计冗余保护措施具有重要意义。
30、在进行一些可靠性试验前后，通过执行拉偏测试，本发明能够帮助我们了解集成电路在经过长时间工作或在恶劣环境下运行后的性能退化情况。这种测试有助于评估集成电路在实际应用中的稳定性和寿命，从而为集成电路的设计和优化提供重要参考。通过这种方法，我们可以确保集成电路在各种工作条件下的可靠性和稳定性，进而提高整个系统的性能和安全性。
1.一种基于ate设备的集成电路拉偏测试方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种基于ate设备的集成电路拉偏测试方法，其特征在于，所述方法中，进行电压拉偏时，包括以下步骤：
3.根据权利要求1所述的一种基于ate设备的集成电路拉偏测试方法，其特征在于，所述方法中，频率拉偏时，包括以下步骤：
4.根据权利要求1所述的一种基于ate设备的集成电路拉偏测试方法，其特征在于，所述方法中，在进行组合拉偏的过程中，同时操控上位机以控制ate试设备，确保在集成电路的最低至最高运行电压范围内，对每一个电压点均执行频率拉偏操作。
5.根据权利要求1所述的一种基于ate设备的集成电路拉偏测试方法，其特征在于，所述方法中，在绘制组合拉偏二维图的过程中，上位机负责生成集成电路电源电压与时钟频率边界条件的二维结果图，所述二维结果图中，x轴代表电压值，y轴代表频率值。
6.根据权利要求1所述的一种基于ate设备的集成电路拉偏测试方法，其特征在于，所述方法中，在进行组合拉偏的过程中，上位机软件还能够根据测试结果自动调整测试参数，根据前一次测试结果，动态调整电压和频率的步进值。
7.根据权利要求1所述的一种基于ate设备的集成电路拉偏测试方法，其特征在于，所述方法中，在测试过程中，上位机软件实时记录每个测试点的电压、频率以及测试结果数据，并将这些数据保存在数据库中。
8.一种基于ate设备的集成电路拉偏测试系统，所述系统用于实现如权利要求1-7任一项所述的一种基于ate设备的集成电路拉偏测试方法，其特征在于，包括
9.根据权利要求8所述的一种基于ate设备的集成电路拉偏测试系统，其特征在于，所述系统还包括数据库模块，用于存储和管理测试数据，该数据库模块与上位机软件相连，能够实时接收并保存每个测试点的电压、频率以及测试结果数据，且所述数据库模块提供历史测试数据的查询和分析功能。
10.根据权利要求8所述的一种基于ate设备的集成电路拉偏测试系统，其特征在于，所述系统还包括一个用户界面模块，该模块与上位机软件相连，用于展示测试过程中的实时数据和二维结果图，同时所述用户界面模块还提供交互功能，允许用户根据需要调整电压和频率的步进值，以及选择不同的测试项目和条件。
