本申请涉及半导体功率器件技术领域，具体而言，涉及一种半导体放电管。
背景技术：
目前市面上常用气体放电管串联压敏电阻的方案进行交流电源浪涌防护或进行l/n对pe绝缘耐压保护。因为绝缘耐压较高，所以气体放电管的电压选型常常在1000v以上，最高达3000v。
气体放电管通常采用陶瓷材料密闭封装，充以惰性气体构成。其管壳内惰性气体较容易泄漏，因此气体放电管的电压离散性较大，使用寿命较短，残压较高。
综上所述，现有技术的气体放电管存在使用寿命短且不稳定性高的问题。
技术实现要素：
本申请的目的在于提供一种半导体放电管，以解决现有技术中气体放电管存在使用寿命短且不稳定性高的问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
一方面，本申请实施例提供一种半导体放电管，半导体放电管包括：n型衬底；分别位于n型衬底两面的第一p型短基区与第二p型短基区；其中，第一p型短基区与第二p型短基区关于n型衬底的中心对称；位于第一p型短基区内的第一p型重掺杂区、第二p型重掺杂区以及第一n型发射区，其中，第一p型重掺杂区与n型衬底连接，第二p型重掺杂区与第一n型发射区均位于远离n型衬底的一侧；位于第二p型短基区内的第三p型重掺杂区、第四p型重掺杂区以及第二n型发射区，其中，第三p型重掺杂区与n型衬底连接，第四p型重掺杂区与第二n型发射区均位于远离n型衬底的一侧；且第一p型重掺杂区与第三p型重掺杂区、第二p型重掺杂区与第四p型重掺杂区、第一n型发射区与第二n型发射区均关于n型衬底的中心对称；与第二p型重掺杂区、第一n型发射区连接的第一电极，与第四p型重掺杂区、第二n型发射区连接的第二电极；位于半导体放电管四周的绝缘层。
可选地，所述n型衬底的厚度为380～480um，所述n型衬底的电阻率为40～60ω·cm。
可选地，制作所述绝缘层的材料包括半绝缘多晶硅与玻璃的混合物。
可选地，所述半导体的四周设置有弧形沟槽，所述绝缘层置于所述弧形沟槽内。
可选地，所述第一n型发射区与所述第二n型发射区均设置有多个。
可选地，所述第一p型重掺杂区、第二p型重掺杂区、第三p型重掺杂区以及第四p型重掺杂区均为硼重掺杂区。
另一方面，本申请实施例还提供了一种半导体放电管制作方法，所述方法包括：提供一n型衬底；沿所述n型衬底的两面分别生长第一p型短基区、第二p型短基区、第一p型重掺杂区、第二p型重掺杂区、第一n型发射区、第三p型重掺杂区、第四p型重掺杂区以及第二n型发射区；其中，所述第一p型短基区与所述第二p型短基区关于所述n型衬底的中心对称，所述第一p型重掺杂区与所述n型衬底连接，所述第二p型重掺杂区与所述第一n型发射区均位于远离所述n型衬底的一侧；所述第三p型重掺杂区与所述n型衬底连接，所述第四p型重掺杂区与所述第二n型发射区均位于远离所述n型衬底的一侧；且所述第一p型重掺杂区与所述第三p型重掺杂区、所述第二p型重掺杂区与所述第四p型重掺杂区、所述第一n型发射区与所述第二n型发射区均关于所述n型衬底的中心对称；对半导体放电管的四周进行刻蚀，并在刻蚀后的区域形成绝缘层；在所述半导体放电管的两面分别形成第一电极与第二电极。
可选地，所述沿所述n型衬底的两面分别生长第一p型短基区与第二p型短基区、第一p型重掺杂区、第二p型重掺杂区、第一n型发射区、第三p型重掺杂区、第四p型重掺杂区以及第二n型发射区的步骤包括：采用离子注入方式在所述n型衬底的两面注入三族杂质后置于高温扩散炉中氧化，以在所述n型衬底的两面形成氧化层；对氧化后的所述n型衬底进行双面光刻，以刻蚀出所述第一p型重掺杂区与所述第三p型重掺杂区对应的图形；在刻蚀后的所述n型衬底的两面涂覆液态三族源，并在高温环境下进行扩散，以形成所述第一p型重掺杂区与所述第三p型重掺杂区的掺杂；清洗所述n型衬底，将所述n型衬底置于高温扩散炉中进行扩散，以形成第一p型短基区、第二p型短基区、第一p型重掺杂区以及第三p型重掺杂区；对生长的所述第一p型短基区与第二p型短基区进行光刻，以刻蚀出所述第一n型发射区与所述第二n型发射区的图形；利用五族元素对所述第一n型发射区与所述第二n型发射区进行掺杂；去除所述氧化层，在所述第一p型短基区、第二p型短基区的表面涂覆液态三族源并进行高温扩散，以形成所述第二p型重掺杂区与所述第四p型重掺杂区掺杂；将掺杂后的所述n型衬底置于高温扩散炉中进行扩散并氧化，以形成所述第二p型重掺杂区、所述第四p型重掺杂区、所述第一n型发射区以及所述第二n型发射区。
可选地，所述对半导体放电管的四周进行刻蚀，并在刻蚀后的区域形成绝缘层的步骤包括：对所述半导体放电管的四周进行刻蚀，以形成钝化区的图形；利用腐蚀液对所述钝化区进行腐蚀，并对腐蚀后的钝化区进行沉积半绝缘多晶硅与玻璃粉，以形成绝缘层。
可选地，所述n型衬底的厚度为380～480um，所述n型衬底的电阻率为40～60ω·cm。
相对于现有技术，本申请实施例具有以下有益效果：
本申请实施例提供了一种半导体放电管，该半导体放电管包括n型衬底；分别位于n型衬底两面的第一p型短基区与第二p型短基区；其中，第一p型短基区与第二p型短基区关于n型衬底的中心对称；位于第一p型短基区内的第一p型重掺杂区、第二p型重掺杂区以及第一n型发射区，其中，第一p型重掺杂区与n型衬底连接，第二p型重掺杂区与第一n型发射区均位于远离n型衬底的一侧；位于第二p型短基区内的第三p型重掺杂区、第四p型重掺杂区以及第二n型发射区，其中，第三p型重掺杂区与n型衬底连接，第四p型重掺杂区与第二n型发射区均位于远离n型衬底的一侧；且第一p型重掺杂区与第三p型重掺杂区、第二p型重掺杂区与第四p型重掺杂区、第一n型发射区与第二n型发射区均关于n型衬底的中心对称；与第二p型重掺杂区、第一n型发射区连接的第一电极，与第四p型重掺杂区、第二n型发射区连接的第二电极；及位于半导体放电管四周的绝缘层。本申请提供的半导体放电管能够替代传统的气体放电管，进而实现交流浪涌防护，由于其内部并不存在惰性气体，因此其不会出现气体泄露的问题，电压离散性较小，使用寿命更长，残压更低。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为本申请实施例提供的半导体放电管的剖面示意图。
图2为本申请实施例提供的半导体放电管制作方法的流程示意图。
图3为本申请实施例提供的图2中s104的子步骤示意图。
图4为本申请实施例提供的图2中s106的子步骤示意图。
标号：100-半导体放电管；101-n型衬底；102-第一p型短基区；103-第二p型短基区；104-第一p型重掺杂区；105-第二p型重掺杂区；106-第一n型发射区；107-第三p型重掺杂区；108-第四p型重掺杂区；109-第二n型发射区；110-第一电极；111-第二电极；112-绝缘层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
正如背景技术中所述，现有气体放电管通常采用陶瓷材料密闭封装，充以惰性气体构成。其管壳内惰性气体较容易泄漏，因此气体放电管的电压离散性较大，使用寿命较短，残压较高。
有鉴于此，本申请实施例提供了一种半导体放电管，半导体放电管是基于可控硅原理和结构，使用硅材料或者锗材料，通过多次扩散、光刻等工序制成的一种开关型器件。它具有精确导通、快速响应、可靠性高等特点。由于其不会出现管壳内惰性气体泄露，因此其电压离散性较小，使用寿命更长，且残压更小。
下面对本申请提供的半导体放电管进行示例性说明：
请参阅图1，作为一种可选的实现方式，该半导体放电管100包括n型衬底101、第一p型短基区102、第二p型短基区103、第一p型重掺杂区104、第二p型重掺杂区105、第三p型重掺杂区107、第四p型重掺杂区108、第一n型发射区106、第二n型发射区109、第一电极110、第二电极111以及绝缘层112。
其中，第一p型短基区102与第二p型短基区103分别位于n型衬底101的两面，且第一p型短基区102与第二p型短基区103关于n型衬底101的中心对称。第一p型重掺杂区104、第二p型重掺杂区105以及第一n型发射区106均位于第一p型短基区102内，且第一p型重掺杂区104与n型衬底101连接，第二p型重掺杂区105与第一n型发射区106均位于远离n型衬底101的一侧。
第三p型重掺杂区107、第四p型重掺杂区108以及第二n型发射区109均位于第二p型短基区103内，且第三p型重掺杂区107与n型衬底101连接，第四p型重掺杂区108与第二n型发射区109均位于远离n型衬底101的一侧。其中，第一p型重掺杂区104与第三p型重掺杂区107、第二p型重掺杂区105与第四p型重掺杂区108、第一n型发射区106与第二n型发射区109均关于n型衬底101的中心对称。
第一电极110与第二p型重掺杂区105、第一n型发射区106连接，第二电极111与第四p型重掺杂区108、第二n型发射区109连接，绝缘层112位于半导体放电管100四周的绝缘层112。
通过该设置方式，使得n型衬底101与第一p型短基区102之间形成pn结，构成器件的击穿区；同时，第二p型短基区之间也会形成pn结，也构成了器件的击穿区，进而使本申请提供的半导体放电管100能够实现双向放电的效果，即无论器件受到正向浪涌或负向浪涌，均能有相应的pn结发生雪崩击穿，进而泄放掉浪涌电流。
其中，本申请所述的第一p型重掺杂区104、第二p型重掺杂区105、第三p型重掺杂区107以及第四p型重掺杂区108均为掺杂三族元素的区域，例如，可以为掺杂硼、铝、镓、铟等元素，可选的，本申请选用掺杂硼元素，即第一p型重掺杂区104、第二p型重掺杂区105、第三p型重掺杂区107以及第四p型重掺杂区108均为硼重掺杂区。
其中，通过设置第一p型重掺杂区104与第三p型重掺杂区107，使得第一p型重掺杂区104、n型衬底101以及第三p型重掺杂区107形成的三极管结构具有很大的负阻特性，进而可以有效的降低半导体放电管100的残压，提升浪涌泄放能力。
通过设置第二p型重掺杂区105与第四p型重掺杂区108，使得第一p型短基区102与第一电极110之间，第二p型短基区103与第二电极111之间，均会形成欧姆接触，有利于电流的输入和输出。
同时，通过调整n型衬底101的电阻率以及p型短基区的浓度、结深，可以实现1000～3000v范围内不同的击穿电压值。p型短基区由离子注入和高温扩散形成，离子注入能精准控制注入杂质的总量，精确调节电压，有利于提高芯片电压的均匀性。
作为一种实现方式，为了实现1000v以上的超高电压半导体放电管100，n型衬底101的厚度为380～480um，n型衬底101的电阻率为40～60ω·cm。同时，由于当提升半导体放电管100的电压后，钝化保护方式也需要相应提升，因此制作绝缘层112的材料包括半绝缘多晶硅与玻璃的混合物，进而有效增强了在通入高压时，半导体放电管100的稳定性。
换言之，n型衬底101硅片与第一p型短基区102、第二p型短基区103分别形成pn结，并且，作为一种实现方式，半导体的四周(pn结边缘)设置有弧形沟槽，绝缘层112置于弧形沟槽内，同时，结边缘采用挖槽填充玻璃与半绝缘多晶硅的钝化保护方式，有利于提高芯片的耐压、降低高温漏电流、提高芯片的可靠性。
其中，为了调节该半导体放电管100的维持电流与维持电压，第一n型发射区106与第二n型发射区109均设置有多个。在一种可选的实现方式中，多个第一n型发射区106之间设置有短路孔，多个第二n型发射区109之间也设置有短路孔。由于半导体放电管100的面积较大，若没有短路孔，则半导体放电管100会出现电流集中在某一部分，而另一部分无电流通过，因此，通过设置短路孔，能够起到提升半导体放电管100的抗干扰能力。
基于上述实现方式，请参阅图2，本申请实施例还提供了一种半导体放电管制作方法，该方法包括：
s102，提供一n型衬底。
s104，沿n型衬底的两面分别生长第一p型短基区、第二p型短基区、第一p型重掺杂区、第二p型重掺杂区、第一n型发射区、第三p型重掺杂区、第四p型重掺杂区以及第二n型发射区。
s106，对半导体放电管的四周进行刻蚀，并在刻蚀后的区域形成绝缘层。
s108，在半导体放电管的两面分别形成第一电极与第二电极。
其中，第一p型短基区与第二p型短基区关于n型衬底的中心对称，第一p型重掺杂区与n型衬底连接，第二p型重掺杂区与第一n型发射区均位于远离n型衬底的一侧；第三p型重掺杂区与n型衬底连接，第四p型重掺杂区与第二n型发射区均位于远离n型衬底的一侧；且第一p型重掺杂区与第三p型重掺杂区、第二p型重掺杂区与第四p型重掺杂区、第一n型发射区与第二n型发射区均关于n型衬底的中心对称。
作为一种实现方式，请参阅图3，s104包括：
s1041，采用离子注入方式在n型衬底的两面注入三族杂质后置于高温扩散炉中氧化，以在n型衬底的两面形成氧化层。
s1042，对氧化后的n型衬底进行双面光刻，以刻蚀出第一p型重掺杂区与第三p型重掺杂区对应的图形。
s1043，在刻蚀后的n型衬底的两面涂覆液态三族源，并在高温环境下进行扩散，以形成第一p型重掺杂区与第三p型重掺杂区的掺杂。
s1044，清洗n型衬底，将n型衬底置于高温扩散炉中进行扩散，以形成第一p型短基区、第二p型短基区、第一p型重掺杂区以及第三p型重掺杂区。
s1045，对生长的第一p型短基区与第二p型短基区进行光刻，以刻蚀出第一n型发射区与第二n型发射区的图形。
s1046，利用五族元素对第一n型发射区与第二n型发射区进行掺杂。
s1047，去除氧化层，在第一p型短基区、第二p型短基区的表面涂覆液态三族源并进行高温扩散，以形成第二p型重掺杂区与第四p型重掺杂区掺杂。
s1048，将掺杂后的n型衬底置于高温扩散炉中进行扩散并氧化，以形成第二p型重掺杂区、第四p型重掺杂区、第一n型发射区以及第二n型发射区。
作为一种实现方式，请参阅图4，s106包括：
s1061，对半导体放电管的四周进行刻蚀，以形成钝化区的图形。
s1062，利用腐蚀液对钝化区进行腐蚀，并对腐蚀后的钝化区进行沉积半绝缘多晶硅与玻璃粉，以形成绝缘层。
其中，n型衬底的厚度为380～480um，n型衬底的电阻率为40～60ω·cm。
下面以掺杂硼为例，对本申请提供的半导体放电管进行示例性说明：
首先，取厚度为380～480μm，电阻率为40-60ω·cm的n型衬底，并对其表面做碱腐蚀处理。然后清洗n型衬底，使用离子注入机注入一定剂量的硼杂质然后进入高温扩散炉，在1100～1180℃的温度下湿氧氧化3～5h，生长一层1.0～1.3μm厚的氧化层。再采用双面曝光机对n型衬底进行双面光刻，刻蚀第一p型重掺杂区与所述第三p型重掺杂区的图形。
采用液态涂源法，在n型衬底的两面涂覆液态硼源，然后在1090～1140℃温度下进行硼扩散，形成p+型深硼区的掺杂。
再清洗硅片，进入高温扩散炉，在1250～1300℃的温度下扩散25～40h，同时形成第一p型短基区、第二p型短基区、第一p型重掺杂区以及第三p型重掺杂区。
采用双面曝光机对衬底进行双面光刻，刻蚀第一n型发射区与第二n型发射区的图形。采用pocl3气相掺杂法，形成第一n型发射区与第二n型发射区的掺杂。泡净衬底两面的氧化层及磷硅玻璃后，在材料两面涂覆液态硼源，然后在1050～1200℃温度下进行硼扩散，形成第二p型重掺杂区与所述第四p型重掺杂区的掺杂。
再清洗硅片，进入高温扩散炉，在1200～1240℃的温度下湿氧氧化3～6h，同时形成第二p型重掺杂区、第四p型重掺杂区、第一n型发射区以及第二n型发射区。
采用双面曝光机对硅片进行双面光刻，刻蚀台面玻璃钝化区的图形。用沟槽腐蚀液对台面沟槽处进行腐蚀，腐蚀深度控制在70～110um。然后进行化学气相沉积淀积半绝缘多晶硅，并用刮涂法或者电泳法淀积玻璃粉形成台面钝化区域的绝缘层。
采用双面曝光机对硅片进行双面光刻，刻蚀出引线区域后分别用一定配比的酸液腐蚀引线区域的半绝缘多晶硅与玻璃，然后用电子束蒸发工艺在半导体放电管的两面蒸发金属并进行刻蚀，形成第一电极与第二电极。
综上所述，本申请实施例提供了一种半导体放电管，该半导体放电管包括n型衬底；分别位于n型衬底两面的第一p型短基区与第二p型短基区；其中，第一p型短基区与第二p型短基区关于n型衬底的中心对称；位于第一p型短基区内的第一p型重掺杂区、第二p型重掺杂区以及第一n型发射区，其中，第一p型重掺杂区与n型衬底连接，第二p型重掺杂区与第一n型发射区均位于远离n型衬底的一侧；位于第二p型短基区内的第三p型重掺杂区、第四p型重掺杂区以及第二n型发射区，其中，第三p型重掺杂区与n型衬底连接，第四p型重掺杂区与第二n型发射区均位于远离n型衬底的一侧；且第一p型重掺杂区与第三p型重掺杂区、第二p型重掺杂区与第四p型重掺杂区、第一n型发射区与第二n型发射区均关于n型衬底的中心对称；与第二p型重掺杂区、第一n型发射区连接的第一电极，与第四p型重掺杂区、第二n型发射区连接的第二电极；及位于半导体放电管四周的绝缘层。本申请提供的半导体放电管能够替代传统的气体放电管，进而实现交流浪涌防护，由于其内部并不存在惰性气体，因此其不会出现气体泄露的问题，电压离散性较小，使用寿命更长，残压更低。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
1.一种半导体放电管，其特征在于，所述半导体放电管包括：
n型衬底；
分别位于所述n型衬底两面的第一p型短基区与第二p型短基区；其中，所述第一p型短基区与所述第二p型短基区关于所述n型衬底的中心对称；
位于所述第一p型短基区内的第一p型重掺杂区、第二p型重掺杂区以及第一n型发射区，其中，所述第一p型重掺杂区与所述n型衬底连接，所述第二p型重掺杂区与所述第一n型发射区均位于远离所述n型衬底的一侧；
位于所述第二p型短基区内的第三p型重掺杂区、第四p型重掺杂区以及第二n型发射区，其中，所述第三p型重掺杂区与所述n型衬底连接，所述第四p型重掺杂区与所述第二n型发射区均位于远离所述n型衬底的一侧；且所述第一p型重掺杂区与所述第三p型重掺杂区、所述第二p型重掺杂区与所述第四p型重掺杂区、所述第一n型发射区与所述第二n型发射区均关于所述n型衬底的中心对称；
与所述第二p型重掺杂区、所述第一n型发射区连接的第一电极，与所述第四p型重掺杂区、所述第二n型发射区连接的第二电极；及
位于所述半导体放电管四周的绝缘层。
2.如权利要求1所述的半导体放电管，其特征在于，所述n型衬底的厚度为380～480um，所述n型衬底的电阻率为40～60ω·cm。
3.如权利要求1所述的半导体放电管，其特征在于，制作所述绝缘层的材料包括半绝缘多晶硅与玻璃的混合物。
4.如权利要求1所述的半导体放电管，其特征在于，所述半导体的四周设置有弧形沟槽，所述绝缘层置于所述弧形沟槽内。
5.如权利要求1所述的半导体放电管，其特征在于，所述第一n型发射区与所述第二n型发射区均设置有多个。
6.如权利要求1所述的半导体放电管，其特征在于，所述第一p型重掺杂区、第二p型重掺杂区、第三p型重掺杂区以及第四p型重掺杂区均为硼重掺杂区。
技术总结