本实用新型涉及半导体功率技术领域，具体涉及一种槽栅型超结mos半导体功率器件。
背景技术：
功率半导体器件是任何电子系统不可缺少的电子器件，其主要应用在各种电源和驱动负载上。随着功率半导体器件的更新换代，新型功率半导体器件逐渐向实现节能、节材、环保和微型化等效益方面发展。
自从80年代末期超结晶体管结构被首次提出以来，超结mos器件就以其导通电阻小、导通速度快和开关损耗低等优点被广泛关注。而传统的超结mos器件具有较大的栅沟道导通电阻，为了减小栅沟道导通电阻和降低栅驱动功率，本实用新型采用槽栅型超结mos半导体功率器件。
技术实现要素：
本实用新型为一种槽栅型超结mos半导体功率器件，采用轻掺杂源极区和槽栅结构，可以有效地降低栅沟道电阻所占比例，也可以防止热退化效应和减少栅沟道漏电流效应；采用超结mos，可以有效地提高半导体功率器件的开关速度。
本实用新型的技术方案具体如下：
一种槽栅型超结mos半导体功率器件，包括：半导体衬底，n型重掺杂区，p型阱区，n型轻掺杂区，n型重掺杂源区，p型重掺杂源区，n型轻掺杂漂移区，n型重掺杂缓冲区，p型重掺杂漏区，槽栅结构区。
进一步设置，在半导体衬底上表面形成n型重掺杂区和p型阱区，该n型重掺杂区的面积比p型阱区的面积小。
如此设置，采用n型重掺杂区可以有效地形成超结结构。
进一步设置，在p型阱区一侧且靠近栅结构区设有n型轻掺杂区，在n型轻掺杂区上设有n型重掺杂源区，在远离槽栅结构区的n型重掺杂源区一侧设有与其相邻接的p型重掺杂源区。
如此设置，采用n型轻掺杂区可以降低栅沟道比导通电阻、防止热退化效应和减小栅沟道漏电流。
进一步设置，在p型阱区另一侧设有n型轻掺杂漂移区，在n型轻掺杂漂移区上设有n型重掺杂缓冲区，在远离槽栅结构区的n型重掺杂缓冲区一侧设有p型重掺杂漏区，且n型重掺杂缓冲区的面积比n型轻掺杂漂移区的面积小，p型重掺杂漏区的面积比n型重掺杂缓冲区的面积小。
如此设置，采用n型重掺杂缓冲区可以收集少数载流子，提高开关速度；采用n型轻掺杂漂移区，可以有效地实现电导调制效应和降低该区域的栅沟道比导通电阻。
进一步设置，在p型阱区中间设有栅结构区，该栅结构区贯穿p型阱区并延伸至n型重掺杂区，且该栅结构区采用多晶硅材料和高k绝缘材料，该高k绝缘材料是一种单质或者化合物或者几种相关薄膜叠加组成的材料。
如此设置，高k绝缘材料可以有效地改善栅极的漏电流效应。
进一步设置，n型/p型重掺杂源区引出源极，栅结构引出栅极，n型/p型重掺杂漏区引出漏极，该源极、漏极和栅极的金属电极采用金属铜材料或者铝材料。
进一步设置，半导体衬底材料为半导体sic基或者gan基材料。
(三)有益效果
本实用新型专利采用源极区轻掺杂技术、槽栅技术和超结mos技术，可以降低沟道的比导通电阻，减少沟道漏电流效应，进而降低驱动损耗和开关损耗，提高开关速度。
附图说明
图1为本实用新型槽栅型超结mos半导体功率器件的结构示意图。
附图标号：1、半导体衬底；2、p型阱区；3、n型重掺杂区；4、n型轻掺杂区；5、p型重掺杂源区；6、n型重掺杂源区；7、n型轻掺杂漂移区；8、n型重掺杂缓冲区，9、槽栅结构区的绝缘介质；10、槽栅结构区的栅结构；11、p型重掺杂漏区。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
参阅图1所示，图1为本实用新型槽栅型超结mos半导体功率器件的结构示意图。
本实用新型提供的一种槽栅型超结mos半导体功率器件，包括：半导体衬底1，该半导体衬底1材料为sic基或者gan基材料，在半导体衬底1上的n型重掺杂区3和p型阱区2，在p型阱区2一侧的n型轻掺杂区4，该n型轻掺杂区4靠近栅结构区9，在n型轻掺杂区4上的n型重掺杂源区6，在远离栅结构区9的n型重掺杂源区6一侧相邻接的p型重掺杂源区5，在p型阱区2另一侧的n型轻掺杂漂移区7，在n型轻掺杂漂移区7上的n型重掺杂缓冲区8，在远离栅结构区9的n型重掺杂缓冲区8一侧的p型重掺杂漏区11，在p型阱区2中间的栅结构区9和10，该栅结构区9和10贯穿p型阱区2并延伸至n型重掺杂区3，且该栅结构区10采用多晶硅材料和其中绝缘介质9采用高k绝缘材料，n型/p型重掺杂源区引出源极，栅结构10引出栅极，n型/p型重掺杂漏区引出漏极。
本实用新型具体实施工作原理：当该槽栅型超结mos器件关断时，n型重掺杂区3两侧的pn结出现反向偏置，形成pn结耗尽层，在n型重掺杂区3的掺杂浓度和区域宽度完全匹配，就会形成类似本征半导体区域；当该槽栅型超结mos器件导通时，通过n型轻掺杂区4和n型轻掺杂漂移区7可以有效地降低栅沟道比导通电阻，电子会从源极区6经过槽栅结构区的一侧沟道进入n型重掺杂区3，再通过槽栅结构区的另一侧进入n型轻掺杂漂移区7，进而进入漏极区。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
1.一种槽栅型超结mos半导体功率器件，其特征在于，包括：半导体衬底(1)，在半导体衬底(1)上的n型重掺杂区(3)和p型阱区(2)，在p型阱区(2)一侧的n型轻掺杂区(4)，该n型轻掺杂区(4)靠近栅结构区的绝缘介质(9)，在n型轻掺杂区(4)上的n型重掺杂源区(6)，在远离栅结构区的绝缘介质(9)的n型重掺杂源区(6)一侧相邻接的p型重掺杂源区(5)，在p型阱区(2)另一侧的n型轻掺杂漂移区(7)，在n型轻掺杂漂移区(7)上的n型重掺杂缓冲区(8)，在远离栅结构区的绝缘介质(9)的n型重掺杂缓冲区(8)一侧的p型重掺杂漏区(11)，在p型阱区(2)中间的栅结构区的绝缘介质(9)和栅结构区的栅结构(10)，该栅结构区的绝缘介质(9)和栅结构区的栅结构(10)贯穿p型阱区(2)并延伸至n型重掺杂区(3)，且该栅结构区的栅结构(10)采用多晶硅材料和其中栅结构区的绝缘介质(9)采用高k绝缘材料，n型/p型重掺杂源区引出源极，栅结构区的栅结构(10)引出栅极，n型/p型重掺杂漏区引出漏极。
2.根据权利要求1所述的槽栅型超结mos半导体功率器件，其特征在于，在半导体衬底(1)上的p型阱区(2)的面积比在半导体衬底(1)上的n型重掺杂区(3)的面积大。
3.根据权利要求1所述的槽栅型超结mos半导体功率器件，其特征在于，在n型轻掺杂漂移区(7)上的n型重掺杂缓冲区(8)的面积比n型轻掺杂漂移区(7)的面积小。
4.根据权利要求1所述的槽栅型超结mos半导体功率器件，其特征在于，所述高k绝缘材料是一种单质或者化合物或者几种相关薄膜叠加组成的材料。
5.根据权利要求1所述的槽栅型超结mos半导体功率器件，其特征在于，p型重掺杂漏区(11)的面积比n型重掺杂缓冲区(8)的面积小。
6.根据权利要求1所述的槽栅型超结mos半导体功率器件，其特征在于，n型/p型重掺杂源区上的源极、n型/p型重掺杂漏区的漏极和栅结构区的栅结构(10)上的栅极，所述源极、漏极和栅极的金属电极采用金属铜材料或者铝材料。
7.根据权利要求1所述的槽栅型超结mos半导体功率器件，其特征在于，半导体衬底材料为半导体sic基或者gan基材料。
技术总结